作者NCTUAiWen (真相使人自由)
看板Tech_Job
標題[請益] 聯發科面試
時間Wed Oct 22 11:11:31 2014
前陣子去聯發科面談(研發替代役 數位IC工程師)
但本人是做半導體元件的@@" 從沒下過線 更不會Verilog
主管來了一位 很年輕 且親切感十足
面談過程非常順利 從自我介紹一路問 大學研究所階段在做什麼
也要我用白板寫自己在做什麼研究 似乎對一些前瞻半導體元件很有興趣
最後總共聊了1.5小時吧~~(腦袋一直轉不停)
主管還親自送我到大廳 讓人感到溫馨
雖然面試順利 可是怪怪的
因為他誇獎我好幾次 但卻也對我說過 "得失心別太重
有時候面試就像是相親 不是人不好 只是沒相配而已"
因此想問
1. 聯發科這次真有這麼缺人 會錄取"沒經驗的非IC設計組"的人嗎?
還是
2. 一些緣故 找人面試純聊天 充人數好交差而已呢?
由於這是我面試至今最順利的一次 但反而覺得不太對勁
因為聽說MTK面試好像都是一路電人 被好幾個主管壓著打
可是我卻沒有被電 再加上他說的那些話...
請問 我是不是GG了? QQ
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.126.127.141
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1413947494.A.12C.html
推 vm3h6jp6: 原PO帥哥 10/22 11:14
→ willberwei: 我當初也自以為面MTK很順利(所學有相關) 一樣無聲卡 10/22 11:15
→ willberwei: 後來評估自己的實力其實是廢物 主管應該早就一眼看穿 10/22 11:16
→ willberwei: 所以也不想電我了.... 10/22 11:16
推 howshue: 我的跟我聊社團 有說有笑 跟我介紹工作 都以"如果你進來" 10/22 11:17
→ howshue: 為開頭 其實當下就覺得 他可能覺得我是個可愛的新鮮人吧 10/22 11:18
→ james100: 就得失心別太重囉...但還是有機會的 10/22 11:42
→ lopi5133: 就真的得失心別太重囉 找工作就是盡力就好 我一面也是 10/22 11:55
→ lopi5133: 跟你一樣蠻順利的二面整個砲火猛烈 10/22 11:56
推 pipi1983: 跨領域的人才需求絕對有但也相對少，可能是背景覺得電你 10/22 11:59
→ pipi1983: 沒意思也說不過去，找一個做製程的問演算法笑對方白痴 10/22 12:01
→ pipi1983: 正常人不會吃飽太閒做這種事，跨領域就看運氣吧！ 10/22 12:04
推 Ihk: GG了，嫌貨才是買貨人 10/22 12:06
推 final01: 完全沒經驗進進去會很慘！不過也不會上吧？ 10/22 12:19
推 lave70: 其實專業領域互相符合(工作內容 和 應徵者) 真的對雙方 10/22 12:30
→ lave70: 都好 10/22 12:30
→ pipi1983: design house 需要一點懂製程的，bug是出在fab段的機會 10/22 12:33
推 lin83: 二面被虐 無聲卡中 10/22 12:33
→ pipi1983: 不是 zero ，這種缺會看有沒有底子被訓練(學士都玩單晶 10/22 12:36
→ pipi1983: 片，研究所做製程) 這背景會勝出 10/22 12:38
推 godwed: 有聽說光電背景的錄取M的ic設計，所以其實有可能 10/22 13:25
推 a2301133: 沒差 吃飯啦~ 10/22 14:39
推 kan81314: 今年研替250人 往年都多少阿?? 10/22 16:35
→ pennyfox: 250?!..10年前才24個....差別真大啊... 10/22 16:47
推 PTTWar: 我二面去跟處長聊聊天 完全沒問什麼 ..... 10/22 16:52
推 ycmm: 今年實驗室一個做記憶體元件的學妹才進M數位設計部門 10/22 18:28
推 yandin: 原po超帥 10/22 19:13
推 ichika: 哪個部門啊？ 10/22 20:08
→ brightest: 10年前都是台清交書卷 10年後都是_________ 10/22 20:51
→ GoldX5: 面試怎麼會是主管來充人數啦，忙都忙死了八不得趕快找齊 10/22 22:54
→ GoldX5: 你說HR找業績還ok，主管哪有這麼多時間找人聊天 10/22 22:55
推 cookies12: 聯發科應該不會收非本科的 10/23 21:33
推 sweet222: 原po照片在哪？ 10/23 22:35
推 otto2: 沒被電但是有offer 原PO加油 10/24 16:57
... <看更多>
聯發科 面試 被電 ptt 在 [面試] 面試心得(MTK) - 精華區Tech_Job - 批踢踢實業坊 的推薦與評價
各位前輩好，小弟當初受到版上許多面試資訊的幫助，所以整理我面試經驗回饋版上，主
要是研替面試聯發科數位IC設計。
背景
===================================================================
四大機械系+四大電子所
學碩成績排名中上(15%左右)
實驗室主要做訊號處理與硬體相關
準備
====================================================================
看板上精華區相關面試心得準備
然後有做一份投影片(自我介紹+研究所修課專題+研究內容
然後我也大概複習了過去修課內容(數位電路+計算機組織+通訊
面試
====================================================================
我是到聯發科網站投履歷應徵
大約過了快兩個禮拜才寄信通知我面試時間
面試前要填心理測驗跟完成多益英文考試
這次總共面了八個部門 面了兩天
第一天到竹北面了ET CTD 第二天新竹總部面了剩下六個
1. ET CTD竹北
主要有問setup time hold time解釋
Clock skew是什麼
Clock skew對setup time hold time影響
另外還有問我OFDM的原理跟優點(有點嚇到 沒準備數位通訊
都是基本觀念題
都還可以回答
2. WCT ADCT SPD 手機產品設計部門(忘記名字了 主要負責天璣系列好像
第二天第一場面試 被電很慘XD
首先從我專題延伸去問
主要是專題使用的方法不好
要我腦力激盪想其他更好的解法
中間來了好像是大主管(因為我看其他面試官對他畢恭畢敬
一坐下來就要看我大學成績單(大學機械系 他想檢查我修課相不相關QQ
接著一直問大學專題經驗(沒複習這塊QQ
遇到什麼問題 怎麼解決這樣
其中有問電子學專題用了幾顆電晶體
我整個傻住 回答大約數目結果被教訓說自己tune過的電路不可能忘記有幾顆
這場結束 心裡只覺得沒複習大學專題很嘔…
3. CAI CTD新竹總部
有問FPGA問題
主要不會太深 大概就FPGA優點是什麼 跟ASIC差別
另外還有問post layout simulation跟gate simulation差別
4. MM
主要問我研究內容然後給我意見
也看我修了什麼課
然後問我通訊跟影像哪個比較有興趣
比較多都是聊天
跟前面比輕鬆很多
結論
====================================================================
等了很久 過了一個月才拿到offer(WCT)
結論就是研究所跟大學做過的專題都要好好複習一下= =
然後也要事先想一下專題內的問題
有沒有其他更好的方法可以解決
這次面試也讓我看到很多方面的不足
也發現學校學的跟業界真的有段落差
需要更充實自己
以上
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.162.87.64 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1610254086.A.954.html
※ 編輯: CockBoy (1.162.87.64 臺灣), 01/10/2021 13:13:24
※ 編輯: CockBoy (1.162.87.64 臺灣), 01/10/2021 16:47:47
※ 編輯: CockBoy (1.162.87.64 臺灣), 01/10/2021 16:48:34
... <看更多>