本屆大會主題為「ICs Powering the Smart Life Innovation」，強調半導體技術是帶動智慧生活發展的關鍵...
https://www.eettaiwan.com/20210804nt11-32th-vlsi-design-cad-symposium-mid-event/
vlsi設計 在 EE Times Taiwan Facebook 的最佳解答
「vlsi設計」的推薦目錄：
- 關於vlsi設計 在 EE Times Taiwan Facebook 的最佳解答
- 關於vlsi設計 在 加入台積 共創奇蹟 Facebook 的最佳解答
- 關於vlsi設計 在 股民當家 幸福理財 Facebook 的精選貼文
- 關於vlsi設計 在 Fw: [心得] 黃柏蒼/張添烜VLSI設計導論- 看板NCTU-Teacher 的評價
- 關於vlsi設計 在 問課電機系VLSI設計 - 成功大學板 | Dcard 的評價
- 關於vlsi設計 在 Lec.1-7 VLSI fabrication / 朱士維老師 - YouTube 的評價
- 關於vlsi設計 在 我們的新教室ewant - CMOS電路設計與模擬- 從LTspice學IC設計 的評價
vlsi設計 在 加入台積 共創奇蹟 Facebook 的最佳解答
▋ 第 32 屆 - 超大型積體電路設計暨計算機輔助設計研討會
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
與台積電一同前進 🚀🚀
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
『IC 設計規模最大年度盛會 - 2021 VLSI Design / CAD Symposium』
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
8/3 - 8/6 為期四天的活動，邀請多位產學界教授及菁英
聚焦 IC 設計於智慧生活的創新應用進行專題演講分享！
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
本屆台積電也參與其中並在大會中進行 IC 設計「研討會主題演講」
以及「線上直播活動」，內容豐富，精彩可期，千萬別錯過 🏃♀
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
———— 活。動。資。訊 ————
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
• #研討會主題演講
主講：台積電
主題：Moore’s Law and the 4th Era of Semiconductor
時間：8/6 (五) 9:00 - 9:30
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
• #參展商直播活動
主講：台積電
主題：「IC 設計在台積」
時間：8/6 (五) 13:10 - 13:30
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
一起推動產學界交流，提醒已經報名的您共襄盛舉
活動網址 → https://bit.ly/2UUQNQ5
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
▋ 歡迎志同道合的你，一起加入台積
▋ IC The FUTURE, Together WE define the future
⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀
#加入台積共創奇蹟
#超大型積體電路設計 #計算機輔助設計研討會
#推動半導體產進步 #培育產業專業人才
vlsi設計 在 股民當家 幸福理財 Facebook 的精選貼文
【散熱劃時代革命-液冷散熱】
時間：2021/8/1
發文：NO.1287篇
大家好，我是 LEO
.
❖晶片效能越強-解熱難度越高
隨著半導體晶片發展-體積越來越小，電晶體密度越來越高，逐漸朝向高性能，超薄，微型化發展，電子元件散熱的空間越來越小，單位面積內所產生的熱能卻越來越高，無論是手機、電腦發熱發熱密度皆呈現指數級增長，此外，加密貨幣挖礦場，大型伺服器與資料中心，高階CPU、GPU產生的熱能更為驚人，如果熱能不能快速有效散出，輕則影響效能，嚴重會導致電腦或手機產生「電子遷移效應」，導致當機無法工作。
.
❖台積電未雨綢繆超前部署
今年7月台積電在超大型積體電路 (VLSI) 研討會，展示晶片水冷研究結果，採用水通道直接引導到晶片，藉此提高晶片散熱效率。聽起來覺得不可思議，為什麼突然做這項研究？傳統晶片散熱-在晶片上塗導熱矽脂，將熱量傳到散熱器底部，導熱管、水冷管再將熱量導到鰭片，最後風扇將鰭片的熱量吹走，完成散熱。
.
但是，若未來晶片採用 3D 堆疊技術，最新的SoIC先進封裝可以任意組合各種不同製程的晶片，除了記憶體甚至還能直接將感測器一起封裝在同一顆晶片裡面，線路的密度將是2.5D的1000倍，散熱就會遇到大瓶頸。
.
3D堆疊晶片設計更複雜，更小的微縮製程，把晶片一層一層的堆疊起來，中間部分難以有效散熱，所以台積電的研究人員認為，解決方法就是讓水在夾層電路間流動，讓水直接從晶片內帶走熱量，這是最有效的方案，這裡指的水並非一般純水，而是不會導電的介電液，實際上操作起來非常複雜且昂貴，目前處於研究階段，這顯示出解決晶片散熱問題，將是半導體產業未來重要發展趨勢之一。
.
❖晶片改朝換代推動-伺服器新設計
我們從上面描述可以知道新晶片設計只會更小，更複雜，更熱，而伺服器產業面臨的問題會更大，試想大型資料處理中心，裡面有多少伺服器？多少高階CPU、GPU都是24小時不斷電持續運作，龐大的熱能如何處理？當處理器的瓦數越來越高，一般來說，處理器的熱設計功耗超過240W就很難用風扇(氣冷)來解決，偏偏霸主Intel或是AMD新一代處理器動輒超過270甚至280W，現在馬上面臨到需要液冷散熱來帶走熱量。
.
❖跟著產業霸主的方向走準沒錯
Intel在伺服器市場，主流解決方案以x86架構為主，全球 CPU市占率約 92%左右。未來Intel 仍將保持產業龍頭的地位，圍繞它的 CPU平台的升級仍是影響伺服器硬體產業鏈周期性變化的關鍵因素。
.
2021 年第一季開始Intel最新的 Whitley Ice Lake 的處理器已向資料中心業者小量出貨，第二季開始放量，到第四季預估將占總出貨量的 40%，滲透率將大幅且快速提升，下一步，Intel英特爾預計 2022 年初量產支援 PCIe Gen5 的 Eagle Stream 平台，將會加速升級資料傳輸速度。
.
❖英特爾正式將水冷散熱放進白皮書
有趣的事情來了，產業龍頭也意識到新平台-散熱問題非常棘手，2020年Whitley平台是intel「首度」將水冷頭(注意：非浸沒式)納入技術白皮書，更誇張的事情是未來的新平台 Eagle Stream第一顆CPU Sapphire Rapids至少 300W以上，甚至將來很多GPU會達到500瓦甚至700W以上，水冷散熱方案成為唯一解方，冷卻液監控主機(CDU)與水冷頭(覆蓋在處理器上方的水冷散熱片)全世界只有三家廠商通過Intel認證，台灣的廣運(6125)是唯一兩項全拿的合格供應商。
.
❖節能減碳-省電又可以賺積分
歐盟在7月剛通過55套案，其中碳邊境調整機制，又稱碳關稅，預計自2023年起試行，2026年正式實施，先從鋼鐵、電力等產業先行，但是用電大戶的資料中心無法置身事外，跟大家分享一個數字會比較有概念，2017年中國數據中心總耗電量為1200-1300億KW，超過三峽大壩與葛洲壩電廠2017年全年發電量總和(分別為976億KW、190億KW)，占中國總發電量的2%，到了2025年資料中心耗電將高達 3842億KW，占全中國總發電量的 6%，這隻吃電怪獸肯定會被盯上，高排碳業者會被課較高關稅(碳關稅)，將進一步帶動資料中心業者積極導入液冷散熱達到「省電」與「節能減碳」的效果，甚至有望仿效電動車Tesla透過碳積分來挹注獲利，可望大幅提高液冷散熱滲透率。
.
❖水冷散熱技術門檻高-不簡單
2021年3月26日雲端資料中心伺服器開發商---緯穎科技宣佈，參與資料中心液冷廠商LiquidStack的A輪融資，並取得一席董事席位，其實早在2019年緯穎就與3M合作開發液冷方案，但是3M的電子氟化液是非導電-介電液是一種專利配方，掌握在3M手中，未來耗材都需向3M購買補充，入股LiquidStack可望取得自主技術。
.
大家知道這種-不導電的「介電液」有多貴嗎？1公斤要價100美元，一個180KW的機櫃光是介電液裝滿就要價1000萬，重點是這個介電液每年都會耗損，需要定時補充，這樣就知道賣水的概念有恐怖、有多賺了吧，得介電液者得天下。
就算目前短期重點放在一般的「冷卻水」，得到英特爾認證的兩款冷卻水，一個櫃的成本大約7~8萬元，廣運集團研發成功的介電液打七折賣，一公斤70美元就相當有競爭力，而冷卻水一個櫃更只需要8000元，重點是水要通過認證，水在管線裡面跑如何恆久不變質？裡面還必須添加抗凍劑、苔癬抑制劑等特殊配方，是不是很多眉角！這些都是LEO深入研究去挖出來的。
.
❖廣運(6125)上中下游整套系統全部整合
目前有三大產品線，水冷背門(20~25萬)/櫃，水冷頭(100~150萬)/櫃-目前英特爾首度放入新平台技術白皮書，已通過Intel認證，浸沒式機櫃(1000萬)/櫃，此外還有最重要的冷卻液監控主機(CDU)它是水冷散熱技術的根源，還有各種耗材、管線、冷卻水、介電液都是未來的發展重點。
.
傳統散熱模組雖然便宜，一個42U的機櫃，風扇加散熱模組成本頂多台幣8~10萬，但將來水冷變成剛性需求，水冷頭機櫃，水對氣120~150萬/櫃，水對水90~120萬/櫃，全球的資料中心大約有 500萬櫃，每年新增30萬櫃左右，大家可以算看看，這產值增速有多恐怖。
.
目前全世界只有2家公司有能力量產伺服器等級水冷頭機櫃，雙鴻、超眾這些傳統大廠要跨入最難的CDU(水冷監控主機)至少需要5年以上的參數與經驗值，而廣運的陳總已經深耕30年的散熱產業經驗，水冷頭機櫃的五大關鍵零件--廣運擁有四項(CDU、水冷頭、分岐管、制冷背門)盲插或快接頭，這個產業很新，很多法人也還沒那麼了解，有很多眉角，很多技術秘密，篇幅有限今天LEO就先介紹的這邊。
.
如果大家想知道更多關於這個新的「水冷散熱產業」訊息，請鎖定 LEO股民當家團隊的頻道喔，⧉傳送門在下方↓
.
❖Line群組傳送門⤵
https://lihi1.com/jjjwf
❖TG 頻道傳送門⤵
https://t.me/stock17168
天佑台灣，疫情早日結束❤️
vlsi設計 在 問課電機系VLSI設計 - 成功大學板 | Dcard 的推薦與評價
問課電機系VLSI設計. 成功大學. 2021年2月6日18:54. 如題本外系仔考完研究所，覺得穩上IC設計組了想先有個完整的訓練，讓之後找教授的時候不會碰壁想請問這門課的評分 ... ... <看更多>
vlsi設計 在 Fw: [心得] 黃柏蒼/張添烜VLSI設計導論- 看板NCTU-Teacher 的推薦與評價
※ [本文轉錄自 neoneon 信箱]
作者: [email protected] ("愛宕有機奈米負離子貓")
標題: [心得] 黃柏蒼/張添烜 VLSI設計導論
時間: Sun Jul 10 12:29:17 2016
作者: fishlinghu (令狐瑜) 看板: NCTU-Teacher
標題: [心得] 黃柏蒼/張添烜 VLSI設計導論
時間: 2014/01/26 Sun 13:30:23
⊕課名⊕
超大型積體電路設計導論，俗稱VLSI
▲教授▲
本來是張添烜教授開的
不過開學沒幾周老師好像出了一點意外
所以就改成黃柏蒼(教授?)教到學期末
★修課年度★（請加註開課單位 如:大三通識、XX系選修、XX所）
電工大三上
￡教了什麼￡（課程大概內容。或是額外學會了什麼東西。）
超大型積體電路的設計方式
包括各種電路設計(邏輯的不同實現方式、以及加法器、乘法器、shifter等等)
製程技術的介紹(以CMOS製程為主)
實際上會遇到的各問題(clock skew、晶片發熱、leakage、package、wiring等等)
用書是CMOS VLSI Design的第五版
第五版就不是用這個名字了我也不知道叫啥= =
總之相對於上課有教的內容
書上其實寫了更多更多
我認為要是能多閱讀應該可以對實際的VLSI電路設計有比較深的了解
裡面提到很多實際面的問題還有各種design的trade-off
這些都不是學過邏設或數電就可以了解的
◆上課方式◆（投影片、團體討論、老師教學風格）
因為張添烜教授只有教一開始幾堂
我印象也不是很深刻
只記得他看起來是一個溫文儒雅的工程師= =
以下主要介紹黃柏蒼教授的教學方式
老師是以投影片搭配手寫板教學
上課會在投影片上寫很多的筆記(其實像塗鴉吧XD)
老師好像是博班畢業不久
我真的覺得老師教超好的
老師講得非常詳細且清楚
而且老師會不斷make sure是否大家都能聽懂
難的部分有時候一節課老師會重複超多次
相信大部分有上課的人都能聽得懂
而且剛上課的時候都還會快速複習一下上次的內容
此外
老師常常會跟我們分享業界的事情
我認為這對我們幫助很大很值得一聽
這些東西都不是看課本就可以了解的
而且又是非常實際的事情
課本寫的東西常常都已經很舊了
並不是現在業界真正在使用的技術
而且業界會有業界的考量
多聽老師分享的話才會慢慢對實際產業界的電路設計比較有sense
那方面的話可能就要考慮cost之類的
而且老師偶而也會跟我們聊一些大學的事跟人生的事
像是很多事情該怎麼取捨之類的啦~
或是一些老師在大學時有趣的事情
總之很推薦老師的課!!
▼考試作業▼
一次期中一次期末
這部分可能比較沒有參考價值
因為期中跟期末是不同老師出的
期中我不太記得了
我只記得有一些名詞解釋
大致上要了解課本裡說過的技術那些才有辦法作答
其他好像還有設計簡單的電路跟看懂電路這樣
期末是黃柏蒼老師出的
open book
名詞解釋也有很大的一部分
可是分數不多
原PO一開始名詞解釋寫太詳細導致後面很趕= =
其他大多數都是問答題
也有一題是要算clock skew的
除此之外幾乎沒有真的要計算的
老師說他很喜歡考要同學分析電路設計的優劣這種問題
我覺得還滿不錯的
身為好的設計者確實就是應該了解這些問題
然後考試中也有一部分是老師上課有講
可是投影片跟課本中沒有的
所以請務必去上課
真的非常有幫助
可怕的Lab有四次
第一次跑hspice
第二次lay Full Adder
第三次lay Counter
第四次lay 三角形面積計算電路
這部分我滿多血淚心得的
我從我的report上擷取下來放在最後面的地方
不想看太專業的東西or想要靠自己摸索的話可以直接跳過最後
如果現在看不懂也沒關係
修課的時候可以再來看看XD
￥其他￥（是否注重出席率or嚴禁遲到？需要的基礎？）
基礎就是電工的數位電路要修
會很有幫助
￠最後想說的話￠
無
上面說很多了
＆誰適合修這門課＆
想了解數位電路設計的人
願意好好讀課本還有上課的人
願意花很多很多時間做lab的人
==========================Layout心得============================
1.電路一定要包成subckt，幾個subckt可以再包成subckt，然後在layout時就根據
subckt一組一組lay，lay完就DRC、LVS都跑一次，確認都對的話就把這幾個subckt
包成更大的subckt，這樣一級一級的組合、確認，最後要完成電路時可能只要把兩
三組已經驗證過的電路組起來就好，正確率會提高很多，就可以不用痛苦的在LVS
驗證時一次修正一大堆錯，一次錯太多真的超痛苦，bug世界難找。
2.Layout時，不同的metal層盡量畫成互相垂直的方向，比方說metal 1都畫橫的，
metal 2都畫直的，metal 3都畫橫的……若是不這樣做，每層metal都隨意亂畫，很
容易就互相擋到，造成繞線的困難，而且layout也比較不整齊。
3.儘管要盡量縮小面積，但是layout時最好不要讓電路完全都依照底限距離來畫，
因為要是不小心畫錯一個地方(比方說metal少畫0.1之類的)，電路可能就會非常難
改，因為全部都靠在一起沒有擴張的空間，所以應該預留一點錯誤空間。
4.關於面積的部分，還有一個很重要的觀念，就是整個布局比把一小塊電路lay小還
重要很多，像有時候布局不好，儘管有一些部分都lay的超級緊密，但是和其他部分接
在一起時，因為繞線的關係沒辦法充分利用面積，會讓lay半天的小塊電路有點做白工
的感覺。
5.關於繞線，我聽同學說有一個很好用的功能叫做router，可是我沒用過
有修課的人可能可以去摸索看看。
6.我聽別人說不同視窗裡的電路，用copy移來移去的畫好像元件位置會跑掉，
如果是真的話就滿危險的，因為你會以為自己電路是對的而沒辦法debug，
我自己好像曾經發現我打pin的位置有跑掉過，可能得留意一下。
以上是小小的心得分享
最重要的是第一點吧
LVS跑不過
抓bug真的會超超超超超花時間
不要總是想我趕快一次全部lay完應該不會錯
我每次lay完都絕對是有錯的
分批確認debug絕對是比較好的方式
--
※ Origin: 交大次世代(bs2.to)
◆ From: 124-8-139-192.dynamic.tfn.net.tw
推 joeizilla：推薦這篇文章 01/26 15:47
作者從 124-8-133-161.dynamic.tfn.net.tw 修改文章於 2014/01/26 Sun 20:23:15
推 smellbug07：推薦這篇文章 01/26 21:22
推 c871111116：推薦這篇文章 01/26 22:26
推 gravure：推薦這篇文章 01/26 23:53
推 wu6u3：推薦這篇文章 尤其是後面的Layout心得很用心 XDDD 02/02 17:26
→ wu6u3：偷偷補充一個 上面提到的Router 好處是 長wire的時候 02/02 17:39
→ wu6u3：可以很快繞出來 但是 聽說有bug 我個人沒遇過 不過有人遇到 02/02 17:40
→ wu6u3：Router->Point-To-Point Router 滑鼠點左左右右 XD 02/02 17:40
推 tao：有時候你點選的兩個點因在不同metal 層 所以router時會需要爬 02/24 19:49
→ tao：兩層以上的metal 這時router會產生小塊的中間層metal 02/24 19:50
→ tao：但因為router似乎造的metal面積不夠大所以DRC不會過~~ 02/24 19:51
→ tao：大概就一個個慢慢改就好了 不過比起找不道路徑繞線要移動電路 02/24 19:52
→ tao：這算是滿小的代價了 02/24 19:53
※ 發信站: 批踢踢實業坊(ptt.cc)
※ 轉錄者: neoneon (106.105.175.48), 07/12/2016 03:50:45
... <看更多>