關於 典型 功耗 ，我們在網路上蒐集到這些相關的討論、資訊與評價

#物聯網IoT #電源設計 #乙太網路供電PoE #USB-PD #降壓轉換器 #電源切換器 #線性穩壓器 #MOSFET

【搭載強大嵌入式處理器的 IoT 裝置，電池總是不夠用～～～】

物聯網 (IoT) 終端裝置的典型特徵是功耗極低、體積小巧的裝置，可能採用自行供電或設計為只要一顆鈕釦型電池便能持續運作多年；但其實，USB 與乙太網路等有線資料連接方式，也能為目前要求最嚴苛的 IoT 終端裝置提供有效便利的供電解決方案。

有些搭載強大嵌入式處理器的 IoT 裝置——需要在本機處理資料以降低網路延遲和提高隱私，或只是降低最終成本，它們可能有一個機械子系統，像是具備平移傾斜變焦 (PTZ) 功能的攝影機，很容易又會增加整個系統的功率需求。在這些產品應用中，小電池無法滿足系統的最高功率需求，或是提供的電量並不足以滿足所需的執行時間，而需要定期更換電池。

然而，若終端裝置採用有線 USB 或乙太網路連線功能，設計人員就能利用各自的供電功能。乙太網路供電 (PoE) 和 USB Power Delivery (USB-PD) 使用相同的電纜進行供電與資料傳輸，可避開與電池及交流電源有關的缺點。USB 供電與 PoE 都有既定的標準，且以低電壓進行供電，終端用戶在操作裝置時也較為安全，可利用現成的 DC-DC 轉換器、穩壓器和保護裝置來克服電源方面的難題。

延伸閱讀：
《透過 USB 或 PoE 供電給物聯網終端裝置，可以提供更高的便利性和經濟性》
http://www.compotechasia.com/a/tech_application/2021/0827/48872.html

#達爾Diodes #AP61100 #AP62200 #AP63200 #AP22652 #AP22653 #P22811 #AP22804 #AP22814 #AP22615 #AP22815 #ZXTR2000

摩爾定律放緩　靠啥提升AI晶片運算力？

作者 : 黃燁鋒，EE Times China
2021-07-26

對於電子科技革命的即將終結的說法，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有的，但這波革命始終也沒有結束。AI技術本質上仍然是第三次科技革命的延續……

人工智慧(AI)的技術發展，被很多人形容為第四次科技革命。前三次科技革命，分別是蒸汽、電氣、資訊技術(電子科技)革命。彷彿這“第四次”有很多種說辭，比如有人說第四次科技革命是生物技術革命，還有人說是量子技術革命。但既然AI也是第四次科技革命之一的候選技術，而且作為資訊技術的組成部分，卻又獨立於資訊技術，即表示它有獨到之處。

電子科技革命的即將終結，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有，但這波革命始終也沒有結束。

AI技術本質上仍然是第三次科技革命的延續，它的發展也依託於幾十年來半導體科技的進步。這些年出現了不少專門的AI晶片——而且市場參與者相眾多。當某一個類別的技術發展到出現一種專門的處理器為之服務的程度，那麼這個領域自然就不可小覷，就像當年GPU出現專門為圖形運算服務一樣。

所以AI晶片被形容為CPU、GPU之後的第三大類電腦處理器。AI專用處理器的出現，很大程度上也是因為摩爾定律的發展進入緩慢期：電晶體的尺寸縮減速度，已經無法滿足需求，所以就必須有某種專用架構(DSA)出現，以快速提升晶片效率，也才有了專門的AI晶片。

另一方面，摩爾定律的延緩也成為AI晶片發展的桎梏。在摩爾定律和登納德縮放比例定律(Dennard Scaling)發展的前期，電晶體製程進步為晶片帶來了相當大的助益，那是「happy scaling down」的時代——CPU、GPU都是這個時代受益，不過Dennard Scaling早在45nm時期就失效了。

AI晶片作為第三大類處理器，在這波發展中沒有趕上happy scaling down的好時機。與此同時，AI應用對運算力的需求越來越貪婪。今年WAIC晶片論壇圓桌討論環節，燧原科技創始人暨CEO趙立東說：「現在訓練的GPT-3模型有1750億參數，接近人腦神經元數量，我以為這是最大的模型了，要千張Nvidia的GPU卡才能做。談到AI運算力需求、模型大小的問題，說最大模型超過萬億參數，又是10倍。」

英特爾(Intel)研究院副總裁、中國研究院院長宋繼強說：「前兩年用GPU訓練一個大規模的深度學習模型，其碳排放量相當於5台美式車整個生命週期產生的碳排量。」這也說明了AI運算力需求的貪婪，以及提供運算力的AI晶片不夠高效。

不過作為產業的底層驅動力，半導體製造技術仍源源不斷地為AI發展提供推力。本文將討論WAIC晶片論壇上聽到，針對這個問題的一些前瞻性解決方案——有些已經實現，有些則可能有待時代驗證。

XPU、摩爾定律和異質整合

「電腦產業中的貝爾定律，是說能效每提高1,000倍，就會衍生出一種新的運算形態。」中科院院士劉明在論壇上說，「若每瓦功耗只能支撐1KOPS的運算，當時的這種運算形態是超算；到了智慧型手機時代，能效就提高到每瓦1TOPS；未來的智慧終端我們要達到每瓦1POPS。 這對IC提出了非常高的要求，如果依然沿著CMOS這條路去走，當然可以，但會比較艱辛。」

針對性能和效率提升，除了尺寸微縮，半導體產業比較常見的思路是電晶體結構、晶片結構、材料等方面的最佳化，以及處理架構的革新。

(1)AI晶片本身其實就是對處理器架構的革新，從運算架構的層面來看，針對不同的應用方向造不同架構的處理器是常規，更專用的處理器能促成效率和性能的成倍增長，而不需要依賴於電晶體尺寸的微縮。比如GPU、神經網路處理器(NPU，即AI處理器)，乃至更專用的ASIC出現，都是這類思路。

CPU、GPU、NPU、FPGA等不同類型的晶片各司其職，Intel這兩年一直在推行所謂的「XPU」策略就是用不同類型的處理器去做不同的事情，「整合起來各取所需，用組合拳會好過用一種武器去解決所有問題。」宋繼強說。Intel的晶片產品就涵蓋了幾個大類，Core CPU、Xe GPU，以及透過收購獲得的AI晶片Habana等。

另外針對不同類型的晶片，可能還有更具體的最佳化方案。如當代CPU普遍加入AVX512指令，本質上是特別針對深度學習做加強。「專用」的不一定是處理器，也可以是處理器內的某些特定單元，甚至固定功能單元，就好像GPU中加入專用的光線追蹤單元一樣，這是當代處理器普遍都在做的一件事。

(2)從電晶體、晶片結構層面來看，電晶體的尺寸現在仍然在縮減過程中，只不過縮減幅度相比過去變小了——而且為緩解電晶體性能的下降，需要有各種不同的技術來輔助尺寸變小。比如說在22nm節點之後，電晶體變為FinFET結構，在3nm之後，電晶體即將演變為Gate All Around FET結構。最終會演化為互補FET (CFET)，其本質都是電晶體本身充分利用Z軸，來實現微縮性能的提升。

劉明認為，「除了基礎元件的變革，IC現在的發展還是比較多元化，包括新材料的引進、元件結構革新，也包括微影技術。長期賴以微縮的基本手段，現在也在發生巨大的變化，特別是未來3D的異質整合。這些多元技術的協同發展，都為晶片整體性能提升帶來了很好的增益。」

他並指出，「從電晶體級、到晶圓級，再到晶片堆疊、引線接合(lead bonding)，精準度從毫米向奈米演進，互連密度大大提升。」從晶圓/裸晶的層面來看，則是眾所周知的朝more than moore’s law這樣的路線發展，比如把兩片裸晶疊起來。現在很熱門的chiplet技術就是比較典型的並不依賴於傳統電晶體尺寸微縮，來彈性擴展性能的方案。

台積電和Intel這兩年都在大推將不同類型的裸晶，異質整合的技術。2.5D封裝方案典型如台積電的CoWoS，Intel的EMIB，而在3D堆疊上，Intel的Core LakeField晶片就是用3D Foveros方案，將不同的裸晶疊在一起，甚至可以實現兩片運算裸晶的堆疊、互連。

之前的文章也提到過AMD剛發佈的3D V-Cache，將CPU的L3 cache裸晶疊在運算裸晶上方，將處理器的L3 cache大小增大至192MB，對儲存敏感延遲應用的性能提升。相比Intel，台積電這項技術的獨特之處在於裸晶間是以混合接合(hybrid bonding)的方式互連，而不是micro-bump，做到更小的打線間距，以及晶片之間數十倍通訊性能和效率提升。

這些方案也不直接依賴傳統的電晶體微縮方案。這裡實際上還有一個方面，即新材料的導入專家們沒有在論壇上多說，本文也略過不談。

1,000倍的性能提升

劉明談到，當電晶體微縮的空間沒有那麼大的時候，產業界傾向於採用新的策略來評價技術——「PPACt」——即Powe r(功耗)、Performance (性能)、Cost/Area-Time (成本/面積-時間)。t指的具體是time-to-market，理論上應該也屬於成本的一部分。

電晶體微縮方案失效以後，「多元化的技術變革，依然會讓IC性能得到進一步的提升。」劉明說，「根據預測，這些技術即使不再做尺寸微縮，也會讓IC的晶片性能做到500~1,000倍的提升，到2035年實現Zetta Flops的系統性能水準。且超算的發展還可以一如既往地前進；單裸晶儲存容量變得越來越大，IC依然會為產業發展提供基礎。」

500~1,000倍的預測來自DARPA，感覺有些過於樂觀。因為其中的不少技術存在比較大的邊際遞減效應，而且有更實際的工程問題待解決，比如運算裸晶疊層的散熱問題——即便業界對於這類工程問題的探討也始終在持續。

不過1,000倍的性能提升，的確說明摩爾定律的終結並不能代表第三次科技革命的終結，而且還有相當大的發展空間。尤其本文談的主要是AI晶片，而不是更具通用性的CPU。

矽光、記憶體內運算和神經型態運算

在非傳統發展路線上(以上內容都屬於半導體製造的常規思路)，WAIC晶片論壇上宋繼強和劉明都提到了一些頗具代表性的技術方向(雖然這可能與他們自己的業務方向或研究方向有很大的關係)。這些技術可能尚未大規模推廣，或者仍在商業化的極早期。

(1)近記憶體運算和記憶體內運算：處理器性能和效率如今面臨的瓶頸，很大程度並不在單純的運算階段，而在資料傳輸和儲存方面——這也是共識。所以提升資料的傳輸和存取效率，可能是提升整體系統性能時，一個非常靠譜的思路。

這兩年市場上的處理器產品用「近記憶體運算」(near-memory computing)思路的，應該不在少數。所謂的近記憶體運算，就是讓儲存(如cache、memory)單元更靠近運算單元。CPU的多層cache結構(L1、L2、L3)，以及電腦處理器cache、記憶體、硬碟這種多層儲存結構是常規。而「近記憶體運算」主要在於究竟有多「近」，cache記憶體有利於隱藏當代電腦架構中延遲和頻寬的局限性。

這兩年在近記憶體運算方面比較有代表性的，一是AMD——比如前文提到3D V-cache增大處理器的cache容量，還有其GPU不僅在裸晶內導入了Infinity Cache這種類似L3 cache的結構，也更早應用了HBM2記憶體方案。這些實踐都表明，儲存方面的革新的確能帶來性能的提升。

另外一個例子則是Graphcore的IPU處理器：IPU的特點之一是在裸晶內堆了相當多的cache資源，cache容量遠大於一般的GPU和AI晶片——也就避免了頻繁的訪問外部儲存資源的操作，極大提升頻寬、降低延遲和功耗。

近記憶體運算的本質仍然是馮紐曼架構(Von Neumann architecture)的延續。「在做處理的過程中，多層級的儲存結構，資料的搬運不僅僅在處理和儲存之間，還在不同的儲存層級之間。這樣頻繁的資料搬運帶來了頻寬延遲、功耗的問題。也就有了我們經常說的運算體系內的儲存牆的問題。」劉明說。

構建非馮(non-von Neumann)架構，把傳統的、以運算為中心的馮氏架構，變換一種新的運算範式。把部分運算力下推到儲存。這便是記憶體內運算(in-memory computing)的概念。

記憶體內運算的就現在看來還是比較新，也有稱其為「存算一體」。通常理解為在記憶體中嵌入演算法，儲存單元本身就有運算能力，理論上消除資料存取的延遲和功耗。記憶體內運算這個概念似乎這在資料爆炸時代格外醒目，畢竟可極大減少海量資料的移動操作。

其實記憶體內運算的概念都還沒有非常明確的定義。現階段它可能的內涵至少涉及到在儲記憶體內部，部分執行資料處理工作；主要應用於神經網路(因為非常契合神經網路的工作方式)，以及這類晶片具體的工作方法上，可能更傾向於神經型態運算(neuromorphic computing)。

對於AI晶片而言，記憶體內運算的確是很好的思路。一般的GPU和AI晶片執行AI負載時，有比較頻繁的資料存取操作，這對性能和功耗都有影響。不過記憶體內運算的具體實施方案，在市場上也是五花八門，早期比較具有代表性的Mythic導入了一種矩陣乘的儲存架構，用40nm嵌入式NOR，在儲記憶體內部執行運算，不過替換掉了數位週邊電路，改用類比的方式。在陣列內部進行模擬運算。這家公司之前得到過美國國防部的資金支援。

劉明列舉了近記憶體運算和記憶體內運算兩種方案的例子。其中，近記憶體運算的這個方案應該和AMD的3D V-cache比較類似，把儲存裸晶和運算裸晶疊起來。

劉明指出，「這是我們最近的一個工作，採用hybrid bonding的技術，與矽通孔(TSV)做比較，hybrid bonding功耗是0.8pJ/bit，而TSV是4pJ/bit。延遲方面，hybrid bonding只有0.5ns，而TSV方案是3ns。」台積電在3D堆疊方面的領先優勢其實也體現在hybrid bonding混合鍵合上，前文也提到了它具備更高的互連密度和效率。

另外這套方案還將DRAM刷新頻率提高了一倍，從64ms提高至128ms，以降低功耗。「應對刷新率變慢出現拖尾bit，我們引入RRAM TCAM索引這些tail bits」劉明說。

記憶體內運算方面，「傳統運算是用布林邏輯，一個4位元的乘法需要用到幾百個電晶體，這個過程中需要進行資料來回的移動。記憶體內運算是利用單一元件的歐姆定律來完成一次乘法，然後利用基爾霍夫定律完成列的累加。」劉明表示，「這對於今天深度學習的矩陣乘非常有利。它是原位的運算和儲存，沒有資料搬運。」這是記憶體內運算的常規思路。

「無論是基於SRAM，還是基於新型記憶體，相比近記憶體運算都有明顯優勢，」劉明認為。下圖是記憶體內運算和近記憶體運算，精準度、能效等方面的對比，記憶體內運算架構對於低精準度運算有價值。

下圖則總結了業內主要的一些記憶體內運算研究，在精確度和能效方面的對應關係。劉明表示，「需要高精確度、高運算力的情況下，近記憶體運算目前還是有優勢。不過記憶體內運算是更新的技術，這幾年的進步也非常快。」

去年阿里達摩院發佈2020年十大科技趨勢中，有一個就是存算一體突破AI算力瓶頸。不過記憶體內運算面臨的商用挑戰也一點都不小。記憶體內運算的通常思路都是類比電路的運算方式，這對記憶體、運算單元設計都需要做工程上的考量。與此同時這樣的晶片究竟由誰來造也是個問題：是記憶體廠商，還是數文書處理器廠商？(三星推過記憶體內運算晶片，三星、Intel垂直整合型企業似乎很適合做記憶體內運算…)

(2)神經型態運算：神經型態運算和記憶體內運算一樣，也是新興技術的熱門話題，這項技術有時也叫作compute in memory，可以認為它是記憶體內運算的某種發展方向。神經型態和一般神經網路AI晶片的差異是，這種結構更偏「類人腦」。

進行神經型態研究的企業現在也逐漸變得多起來，劉明也提到了AI晶片「最終的理想是在結構層次模仿腦，元件層次逼近腦，功能層次超越人腦」的「類腦運算」。Intel是比較早關注神經型態運算研究的企業之一。

傳說中的Intel Loihi就是比較典型存算一體的架構，「這片裸晶裡面包含128個小核心，每個核心用於模擬1,024個神經元的運算結構。」宋繼強說，「這樣一塊晶片大概可以類比13萬個神經元。我們做到的是把768個晶片再連起來，構成接近1億神經元的系統，讓學術界的夥伴去試用。」

「它和深度學習加速器相比，沒有任何浮點運算——就像人腦裡面沒有乘加器。所以其學習和訓練方法是採用一種名為spike neutral network的路線，功耗很低，也可以訓練出做視覺辨識、語言辨識和其他種類的模型。」宋繼強認為，不採用同步時脈，「刺激的時候就是一個非同步電動勢，只有工作部分耗電，功耗是現在深度學習加速晶片的千分之一。」

「而且未來我們可以對不同區域做劃分，比如這兒是視覺區、那兒是語言區、那兒是觸覺區，同時進行多模態訓練，互相之間產生關聯。這是現在的深度學習模型無法比擬的。」宋繼強說。這種神經型態運算晶片，似乎也是Intel在XPU方向上探索不同架構運算的方向之一。

(2)微型化矽光：這個技術方向可能在層級上更偏高了一些，不再晶片架構層級，不過仍然值得一提。去年Intel在Labs Day上特別談到了自己在矽光(Silicon Photonics)的一些技術進展。其實矽光技術在連接資料中心的交換機方面，已有應用了，發出資料時，連接埠處會有個收發器把電訊號轉為光訊號，透過光纖來傳輸資料，另一端光訊號再轉為電訊號。不過傳統的光收發器成本都比較高，內部元件數量大，尺寸也就比較大。

Intel在整合化的矽光(IIIV族monolithic的光學整合化方案)方面應該是商業化走在比較前列的，就是把光和電子相關的組成部分高度整合到晶片上，用IC製造技術。未來的光通訊不只是資料中心機架到機架之間，也可以下沉到板級——就跟現在傳統的電I/O一樣。電互連的主要問題是功耗太大，也就是所謂的I/O功耗牆，這是這類微型化矽光元件存在的重要價值。

這其中存在的技術挑戰還是比較多，如做資料的光訊號調變的調變器調變器，據說Intel的技術使其實現了1,000倍的縮小；還有在接收端需要有個探測器(detector)轉換光訊號，用所謂的全矽微環(micro-ring)結構，實現矽對光的檢測能力；波分複用技術實現頻寬倍增，以及把矽光和CMOS晶片做整合等。

Intel認為，把矽光模組與運算資源整合，就能打破必須帶更多I/O接腳做更大尺寸處理器的這種趨勢。矽光能夠實現的是更低的功耗、更大的頻寬、更小的接腳數量和尺寸。在跨處理器、跨伺服器節點之間的資料互動上，這類技術還是頗具前景，Intel此前說目標是實現每根光纖1Tbps的速率，並且能效在1pJ/bit，最遠距離1km，這在非本地傳輸上是很理想的數字。

還有軟體…

除了AI晶片本身，從整個生態的角度，包括AI感知到運算的整個鏈條上的其他組成部分，都有促成性能和效率提升的餘地。比如這兩年Nvidia從軟體層面，針對AI運算的中間層、庫做了大量最佳化。相同的底層硬體，透過軟體最佳化就能實現幾倍的性能提升。

宋繼強說，「我們發現軟體最佳化與否，在同一個硬體上可以達到百倍的性能差距。」這其中的餘量還是比較大。

在AI開發生態上，雖然Nvidia是最具發言權的；但從戰略角度來看，像Intel這種研發CPU、GPU、FPGA、ASIC，甚至還有神經型態運算處理器的企業而言，不同處理器統一開發生態可能更具前瞻性。Intel有個稱oneAPI的軟體平台，用一套API實現不同硬體性能埠的對接。這類策略對廠商的軟體框架構建能力是非常大的考驗——也極大程度關乎底層晶片的執行效率。

在摩爾定律放緩、電晶體尺寸微縮變慢甚至不縮小的前提下，處理器架構革新、異質整合與2.5D/3D封裝技術依然可以達成1,000倍的性能提升；而一些新的技術方向，包括近記憶體運算、記憶體內運算和微型矽光，能夠在資料訪存、傳輸方面產生新的價值；神經型態運算這種類腦運算方式，是實現AI運算的目標；軟體層面的最佳化，也能夠帶動AI性能的成倍增長。所以即便摩爾定律嚴重放緩，AI晶片的性能、效率提升在上面提到的這麼多方案加持下，終將在未來很長一段時間內持續飛越。這第三(四)次科技革命恐怕還很難停歇。

資料來源：https://www.eettaiwan.com/20210726nt61-ai-computing/?fbclid=IwAR3BaorLm9rL2s1ff6cNkL6Z7dK8Q96XulQPzuMQ_Yky9H_EmLsBpjBOsWg

IoT的快速發展迫使人們重新思考傳統Wi-Fi，Wi-Fi HaLow與傳統Wi-Fi有何不同？

TECHSUGARTECHSUGAR 發表於 2021年6月22日 15:00 2021-06-22

Wi-Fi就像是我們互聯世界的氧氣，是當今最普遍的無線網路協議，承載了超過一半的網際網路流量。「Wi-Fi 是一個通用術語，指的是經過二十多年發展而成的802.11協議家族。Wi-Fi聯盟是推動Wi-Fi應用和發展的組織，該組織用數字命名法，簡化了常用的幾代Wi-Fi名稱，例如，Wi-Fi 4 = 802.11n、Wi-Fi 5 = 802.11ac 、Wi-Fi 6 = 802.11ax。您正在家裡或工作場所使用的，很有可能就是這些類型的Wi-Fi。

儘管Wi-Fi 4/5/6無處不在，但物聯網（IoT）的快速發展，迫使人們重新思考傳統Wi-Fi，揭示技術差距，重新定義802.11協議在現今超低功耗物聯網設備的無線連接世界中應該發揮的作用。物聯網和機器對機器（M2M）應用，對遠端連接和低功耗的更高要求，促使人們需要另一種為物聯網而最佳化的Wi-Fi。

Wi-Fi HaLow（發音為HEY-low）協議，透過提供超低功耗的無線解決方案，填補了這一空白，與傳統Wi-Fi相比，該方案可以在更遠的距離和更低的功耗下，連接更多的物聯網設備。該協議於2016年得到了IEEE 802.11ah任務組的批准，被Wi-Fi聯盟稱為Wi-Fi HaLow。

Wi-Fi HaLow本質上是一款低功耗、遠距離、多用途的Wi-Fi版本，在免許可的1 GHz頻譜下運行。Wi-Fi HaLow標準結合了能效、遠端連接、低延遲、高解析度影片品質數據速率、安全功能和本地IP支持，是無線連接、電池供電的物聯網設備的理想協議選擇。讓我們仔細看看Wi-Fi HaLow和傳統Wi-Fi之間的一些主要分別，以及為什麼802.11ah協議非常適合物聯網應用的連接要求。

一種省電的協議

Wi-Fi HaLow為耗電的物聯網設備，提供了卓越的能效。IEEE 802.11ah規定的各種複雜的休眠模式，使HaLow設備能夠長時間處於極低功率狀態， 節省電池能量：

TWT（Target wake time）：這允許工作站（STA）和存取點（AP）預先安排一個時間，喚醒休眠的節點以存取訊號。

RAW（Restricted access window）：存取點可以授予工作站子集傳輸其資料的權限，而其他工作站則被迫休眠、緩衝非緊急數據或兩者兼而有之。

BSS（Basic Service Set ）空閒期：這將工作站的「允許空閒期」延長至五年。

TIM（Traffic Indication Mapping ）： 更有效地分組編碼TIM，節省信標（Beacon）的傳輸時間。

短MAC標頭：將低標頭傳輸虛耗、傳輸時間和功耗，並釋放無線電波頻段。

空值PHY協議數據單元（NPD）：這將類似MAC的ACKs/NACKs嵌入PHY層，以減少時間和功耗。

短信標：短（有限）信標頻繁發送以同步工作站，而完整信標的發送頻率較低。

BSS著色機制：顏色分配表示特定接入點的BSS組，而站點可以忽略其他顏色。

雙向TXOP（BDT：Bi-directional TXOP）：當喚醒工作站，發現存在用於傳輸的上行和下行訊框（Frame）時，會減少介質的存取次數。BDT使用實體層協議資料單元（PPDU）的訊號（SIG）字段中的響應指示，以增加對第三方工作站傳輸的TXOP持續時間保護。

該協議的高效休眠和電源管理模式，支援物聯網設備使用電池運行多年，以及多種靈活的電源和電池大小選擇，從採用鈕扣電池的短距離物聯網設備，到傳輸超過一公里的更高功率、採用更大電池的應用。與2.4 GHz和5 GHz頻段的Wi-Fi協議相比，該協議採用的sub-GHz窄頻訊號，傳輸距離更遠，能耗更低，讓每單位能耗可傳輸更多數據。

因此，Wi-Fi HaLow晶片所需的功率僅為傳統Wi-Fi晶片的一小部分。雖然傳統Wi-Fi的數據速率較高，讓使用者能夠在2.4 GHz、5 GHz和6 GHz頻段，使用寬頻頻道快速傳輸高解析影片和下載大量檔案，但這些Wi-Fi連接的有效距離很短，電池消耗很快，需要頻繁充電或更換電池，或者最好有一個主電源連接。基於這些原因，Wi-Fi HaLow是電源受限的物聯網設備的更好選擇，這些設備需要達到更遠的距離，並能用電池運行數年，同時仍然提供較高的數據吞吐量。

Wi-Fi HaLow的sub-1 GHz協議優化了滲透率、覆蓋範圍、功率和容量。

覆蓋範圍更廣

802.11標準涵蓋的頻率範圍非常廣泛，從sub-GHz到毫米波（mmWave）。Wi-Fi HaLow是第一個在免許可的sub-GHz頻段運行的Wi-Fi標準。Wi-Fi HaLow提供的數據速率，從幾百kb/s到幾十Mb/s不等，傳輸距離從幾十公尺到一公里以上。

與傳統Wi-Fi使用的最窄的20MHz頻道相比，Wi-Fi HaLow的sub-1 GHz訊號使用更窄的頻道，從1MHz到更窄。由於頻道中的熱雜訊較低，這種20倍的頻寬系數轉化為13 dB的link budget改進。與傳統的2.4 GHz Wi-Fi相比，750 MHz – 950 MHz之間的RF頻率，需要額外增加8dB-9 dB的link budget，進而節省自由空間傳輸損耗。此外，Wi-Fi HaLow協議增加了一個範圍最佳化的調變和編碼方案（MCS10），可提供額外的3dBlink budget改進。

總之，與傳統的2.4GHz IEEE 802.11n（Wi-Fi 4）相比，Wi-Fi HaLow提供了高達24dB的link budget改進。與頻率更高、頻寬更寬的802.11ac（Wi-Fi 5）和802.11ax（Wi-Fi 6/6E）協議相比，Wi-Fi HaLowlink budget優勢進一步增強，其使用頻寬更寬的5GHz和6GHz頻譜。這就解釋了為什麼Wi-Fi HaLow訊號的傳輸距離，是傳統Wi-Fi的十倍，而不需要網路擴展器。例如，電池供電的攝影鏡頭可以放置在家裡或車庫外牆更方便的地方。照明系統可以從單個AP控制，而不管燈具是在室內還是室外的花園裡。

為終端使用者提供無線物聯網解決方案，覆蓋數百公尺的距離，而無需額外的擴展器或昂貴的手機行動網路，是802.11ah協議的一個關鍵競爭優勢。Wi-Fi-HaLow的遠端覆蓋優勢，擴展了智慧型家居和智慧型城市網路的範圍，讓使用者能夠控制1公里以外的物聯網設備，遠遠超出了傳統Wi-Fi協議的覆蓋範圍。

訊號穿透力更強

一般來說：頻率越低，覆蓋範圍越遠，穿透障礙物的能力越強。Sub-GHz 的Wi-Fi HaLow訊號可以比傳統Wi-Fi更容易穿過牆壁和其他障礙物。與2.4GHz和5GHz頻段的Wi-Fi協議相比，住宅和商業建築的建築材料和布局的變化，對sub-GHz HaLow訊號的影響較小。Wi-Fi HaLow可以穿透牆壁和建築物，這有助於減少客戶投訴和產品退貨，這些問題有時會困擾使用傳統Wi-Fi的產品。

Wi-Fi HaLow使用正交分頻多工（OFDM）調變，來校正反射和多徑環境。無論設備製造商的產品是在室內還是室外，或者是在地下室還是閣樓，Wi-Fi HaLow都可以確保設備與接入點之間有穩健的連接。這種靈活性消除了提供專有集線器或橋接設備以補償不同家庭架構的額外成本和複雜性。

高度可擴展的解決方案

單個Wi-Fi HaLow接入點可以處理多達8191個設備，是傳統Wi-Fi接入點的4倍多。在可預見的未來，這足夠連接每個LED燈泡、電燈開關、智慧型門鎖、電動窗簾、恆溫器、煙霧探測器、太陽能電池板、監控攝影鏡頭或任何可想像的智慧型家居設備。典型的家庭Wi-Fi路由器，通常支援幾十種設備。當頻寬服務提供商在家居中進行部署時，單個Wi-Fi HaLow接入點可以成為一個可擴展的平台，用於提供額外的安全和公用事業管理設備和服務。

多種訊號傳遞選項，減少了管理和控制大量HaLow設備所需的開銷。這樣可以最大限度地減少訊號衝突，並為有源設備釋放無線電波，以便以最快的調變和編碼方案（MCS）速率傳輸更多數據。與傳統Wi-Fi一樣，HaLow可以根據訊號完整性和與接入點的距離，自動調整頻寬。預定義的MCS級別支持單流、單天線產品的頻寬從150 Kbps到40 Mbps，使用的頻寬從1 MHz到8 MHz，80 Mbps的能力也可通過使用可選的16 MHz寬頻道來實現。

Wi-Fi HaLow的星形網路拓撲結構、卓越的穿透力、廣闊的覆蓋面積和巨大的容量，將無線連接從難以部署和頻寬受限的網狀網路中解放出來，簡化了網路安裝，並將總體持有成本降至最低。

具有抗噪性的免許可頻譜

與採用2.4GHz、5GHz和6GHz頻段的傳統Wi-Fi一樣，Wi-Fi HaLow使終端使用者能夠擁有自己的設備並使用免許可的sub-GHz無線電頻譜，範圍從750MHz到950MHz。Wi-Fi HaLow的可用頻率範圍、最大傳輸功率和占空比，在世界各地有所不同。（例如，美洲可用的HaLow頻譜是902 MHz至928 MHz，而在歐洲是863 MHz至868 MHz）。

Wi-Fi HaLow在工業、科學和醫療（ISM）頻段內運行，可以使用多種頻段：1MHz、2MHz、4MHz、8MHz和16MHz。頻寬越窄，訊號傳輸的距離就越遠。使用OFDM，以跨多個子頻道的數據包形式傳輸數據，這可以提高在具有挑戰性的RF環境中的性能，特別是當有來自其他無線電設備的強干擾時。前向錯誤更正（FEC）編碼也為恢復數據包提供了額外的保護，確保穩健的連接。

安全性和互通性

與其他IEEE 802.11 Wi-Fi版本一樣，Wi-Fi HaLow是一種固有的安全無線協議，支援最新的Wi-Fi認證要求（WPA3）和空中傳輸（OTA）AES加密，其數據速率可以實現安全的OTA韌體升級。

就像其他類型的Wi-Fi一樣，HaLow是一個全球公認的標準（IEEE 802.11ah），定義了連接設備如何進行安全認證和通訊。採用Wi-Fi HaLow的設備供應商，可以保證其產品和網路，將按照Wi-Fi聯盟的開髮指導來實現互通性。由於Wi-Fi HaLow是IEEE 802.11標準的一部分，Wi-Fi HaLow網路也可以與Wi-Fi 4、Wi-Fi 5和Wi-Fi 6網路共存，而不影響其RF性能。

本地IP支援

所有物聯網路都需要網路協議（IP）支持，以實現雲端連接。由於Wi-Fi HaLow是802.11 Wi-Fi標準，因此它提供本地TCP/IP支持。這種內建的IP功能，意味著物聯網連接不需要專有閘道器或橋接器。所有連接到具有Wi-Fi HaLow功能的路由器的客戶端設備，可以使用IPv4/IPv6傳輸協議，直接連結網際網路，以獲得基於雲端的服務和物聯網數據的管理。

HaLow效應：延伸範圍，拓展物聯網的可能性

傳統Wi-Fi的網路擁塞、範圍限制和較高的功耗，以及可連接到單個AP的設備數量有限，在當今物聯網設備的世界中已不再可行。這些限制阻礙了各行業出現的以物聯網為中心的新商業模式，這些模式需要更遠的距離、更大的容量、更靈活的電池和電源選項，同時最大限度地降低部署成本。

作為一種遠端協議，Wi-Fi HaLow支持那些2.4GHz和5GHz Wi-Fi無法達到的室內外物聯網應用，例如遠端監控鏡頭、門禁網路甚至無人機。其他潛在的使用案例包括大型公共場所，如體育場館、購物中心和會議中心，在這些場所，單個Wi-Fi HaLow接入點可以替代大量的接入點，無需複雜的網狀網路，簡化了安裝，降低了總持有成本。

工業物聯網、過程控制感測器、大樓自動化、倉庫和零售店等眾多應用，也將受益於這種遠端、低功耗協議，讓無數設備能夠在日益自動化的世界中保持連接。事實上，Wi-Fi-HaLow在傳統的802.11協議中因其覆蓋範圍、能效、容量和多功能性而脫穎而出。

附圖：▲Wi-Fi 4/5/6與Wi-Fi HaLow的比較
▲ 傳統的Wi-Fi 4/5/6協議，使用更高的頻率和更寬的頻寬來最大化吞吐量。
▲ 比較802.11n/ac（左）和802.11ah（右）的吞吐量與範圍。（資料來源：Sensors期刊（Basel ）。2016年11月，IEEE 802.11ah：一種應對物聯網挑戰的技術，作者：Victor Baños-Gonzalez, M. Shahwaiz Afaqui, Elena Lopez-Aguilera, and Eduard Garcia-Villegas）

資料來源：https://www.techbang.com/posts/87835-wifi-halow-iot?fbclid=IwAR1P3nR4iV8V3ZhhOO4zX7GZ_9Tz4v5MBzLlCX3aXYbnOCVqPYi58LPFrmQ