#電子設計自動化EDA #機器學習ML
【SoC 開發不易！自帶機器學習的 EDA 來應援】
以機器學習 (ML) 為技術基礎的新型電子設計自動化 (EDA) 工具，讓用戶能更快速地達到客製化晶片設計的目標。相較於人工操作方式，結合暫存器傳輸級到簽核流程 (RTL-to-signoff)，可為高階晶片設計人員、電腦輔助設計團隊和矽智財開發者提升多達十倍的工程生產力，以及優化高達 20% 的功耗、效能與面積 (PPA)。工程師可同時快速優化多個模組的流程，並將這些知識用於下一個設計，這對於大型而複雜的系統單晶片 (SoC) 設計尤其重要。
演示影片：
《Cerebrus--INTELLIGENT CHIP EXPLORER》
https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/cerebrus-intelligent-chip-explorer.html?CMP=%20Digital_Cerebus_Media_Adban_09%2021_LP
#益華電腦Cadence #Cerebrus
P.S.《COMPOTECHAsia 電子與電腦》在 YouTube 也有專屬頻道哦！歡迎各位朋友訂閱＋開啟小鈴鐺。
https://www.youtube.com/user/compotechasia/videos
高階晶片 在 九成高階晶片來自台灣！SIA：取代台灣產能「至少要花3 年」 的相關結果
例如，中國和東亞占全球半導體製造約75%，這些地區極易受到高頻繁地震活動和地緣政治緊張局勢影響。 此外，10 奈米以下的先進晶片製造技術目前掌握在 ... ... <看更多>