Search
嗶~嗶~嗶📲📱📱
資通訊課程大軍來啦👯♀️👯♂️👯
堂堂熱門課程🔥🔥
名額有限，手刀速速報名喔👉👉
📶無線射頻前端次系統設計實務
https://bit.ly/3aHwLgI
📶電源完整性（Power Integrity）分析與PDN設計
https://bit.ly/3aFJMXY
是德科技🎯獨家合作🎯
📶3D電磁模擬軟體EMPro基礎訓練【新竹班】
https://bit.ly/2QAOHT9
📶高頻電路電磁模擬分析
https://bit.ly/2Qxzu5i
#資通訊課程
#無線射頻前端次系統
#電源完整性
#PDN設計
#是德科技
#獨家合作
#3D電磁模擬軟體EMPro
#高頻電路電磁模擬分析
自強❎是德科技聯合出擊🤜🤛，年度合作新課程上線囉！🎉🆕📢
【建構IBIS-AMI Model 基礎實作】
https://goo.gl/GP5Vc8
更多與是德合作課程👀看這裡👉👉👉
✨高頻電路電磁模擬分析
https://goo.gl/zGjApF
✨天線陣列設計與3D電磁模擬實作【台北班】
https://goo.gl/Zcm7ui
#是德科技
#合作課程
#聯手出擊
#年度新課
🤝👥自強與是德科技合作👥🤝
年終課程大更新🆕🆕🤩🤩
💡從理論、模擬入手，透過實際案例量測，以電路板層級的觀點，👨🏫解析高速數位電路板上的電源完整性議題
⭕<進階>電源完整性(Power Integrity設計分析
https://goo.gl/X1hUi7
其他口碑合作課程👍👍💯💯
⭕3D電磁模擬軟體EMPro基礎訓練
https://goo.gl/e7d1J4
⭕高頻電路電磁模擬分析
https://goo.gl/Dfnw25
#是德科技
#獨家合作
#獨家課程
#電源完整性
#電路板
#3D電磁
#EMPro
#高頻電路電磁
求高頻電路設計和電磁學(二). 逢甲大學. 2月10日02:24. 如題，求這兩堂課，如果有要退的留個言，我可以請你杯飲料，謝謝. ... <看更多>
高頻電路 都要靠這個, 假日大家燒腦一下電磁學忘記的可以複習, 沒學過的可以預習不是本科的可以看熱鬧這個圖看起來就很厲害, 實際上也是快來看吧Smith Chart 史密斯圖 ... ... <看更多>
高頻電路電磁 在 Re: [問題] 有IC Design的問題- 精華區Tech_Job - 批踢踢實業坊 的推薦與評價
感謝啊.....這種經驗文章真的是該大力推下去....
不過我有一個小小的問題....
到底高頻電路設計也就是RF design是有關天線方面的
還是有關於電晶體電路方面設計呢？
我一直有這樣子的疑惑....
懇請有人能解答嗎？
感激不盡.....謝謝.....
※ 引述《ehrlich (雲(b))》之銘言：
: ※ 引述《Qman (Q N Ｉ》之銘言：
: : 請問已經有工作經驗的前輩:
: : 1.所謂的高頻電路設計與電磁學有相當大的關聯嗎?
: : 需要對電磁學相當透徹嗎?
: : 2.電子所做數位方面研究的人，有些論文在於演算法的研究
: : 聽起來像是在寫程式，應該會與某部分資工的研究方向重疊
: : 如此一來，唸電子所數位方面的優勢在哪? (單指論文方向在演算法的)
: : 請指教，謝謝
: 我個人是做類比ic的 以這個角度回答你的問題 參考看看
: 1. 高頻 要看你是要做哪方面的高頻 對於電磁學要求不同
: 就我現在能想到的有: "高頻元件" "天線" "高頻process"
: "高頻models" "高頻電路" "高頻PCB"....etc.
: 這些都在你所謂的 高頻電路設計 裡 都是不可或缺的部分
: RF design不是只有單純的電路設計而已 device的了解
: Process上的限制與改進 或是PCB上要注意的事項
: 另外像Antenna的設計角度粗細長短等 每一項都是一門學問
: 其中 尤其以Antenna的field對電磁學要求最高-->"射頻電路設計"
: 至於像device, PCB, 對電磁學要求也不低 EMI/EMC是最主要因素
: 而如果偏重RF電路設計方面 個人觀點是還好 但是電子學要強一點就是了
: RF circuit design就有幾本bible可以參考了
: 2. 這部分我只能就Analog designer的觀點來發表意見
: 基本上我覺得在幾個地方會差很多 (就是資工跟電子電機會有差的地方)
: 如: Timing-driven, strength, wire-delay, CRC, floor-plan,
: A-to-D interface.........etc.
: 就我的觀察 設計數位電路時 電子電機的會比較有"實體電路"的概念
: 而資工的則是從物件導向的程設觀念出發 當然 不是說物件導向的不好
: 而是數位電路的最終目的是為何??? 當然是 "實現" 也就是"實體電路"
: 所以在寫verilog code時 就必須同時要有timing的觀念做考量
: 不然等到程式寫完了 做APR完時 光timing的問題就會debug很久
: 更別論還有一些wire-delay (這跟clock tree synthesize有關), strength
: 還有最重要的....... 跟Analog IP之間的interface的溝通關係
: 尤其是在A-to-D interface的地方 <-- 這個我有深刻的體認!!
: 邏輯'1'要換成voltage level (or voltage level要換成logics)
: 會有Tr/Tf的考量 & control信號跟clocks不同步的問題(lag or lead)
: 這些都是資工系比較無法在學校就學到的觀念 除非他是修數位電路的
: 而電子電機系的則就比較容易上手 尤其是溝通interface時
: 那就真是差很多 <-- 真的是有深刻的體認!!
: BTW, 就算是演算法 除非你是公司內部"只"專職演算法演進研發的
: 譬如說 你只負責寫compress的程式 或是只寫MPEG4 decoder的core
: 但電路實現部分是由別的logic designer來做 意即你們分工很細
: 不然大體上來說 在IC design house的logic designer 都要做電路實現
: 意思就是 Po-sim跟Co-sim 都是要去經歷過的 要去體驗過程
: 這樣一來 timing-driven的觀念就變的很重要
: 這也是電子電機系比較吃香的地方
: 以上是我從Analog端看的一些心得 因為實在還有太多心得
: 不過由於個人打字慢 而且想的東西常常一下又忘掉 腦袋速度也不夠快
: 所以你就當作參考看看就好~~~
: BTW 如果po文有錯或有不完整的觀念的 請各位大神不吝指教
: 因為小弟也是小小的Engineer而已 在Analog field還沒到可以"出師"的境界
: 請大家多多指教~~ Thx
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.166.157.208
... <看更多>