Search
#廣編企劃 ｜臺中梧棲三民好宅 帶你開箱搶先看
考量梧棲臨海的基地特性，透過建築來與海、風對話，讓風在中庭自由流動，並以傍庭(bonding-space)的概念消融空間的界線，讓居民在這裡生活有更多的互動與共好。
除了300戶的住宅單元，好宅一樓還規劃了托嬰中心、小作所、社會服務站、店舖等多樣的共好設施，錯落在各樓層的空中合院、觀海溫室、交誼廳，也可以作為鄰居聊天、聚會的場所。
110年10月6日至110年11月5日止，歡迎踴躍申請！
瞭解更多
➡️ 臺中市政府住宅發展工程處官網：https://bit.ly/3A26RyZ
➡️ 台中共同好好生活在一起FB：https://bit.ly/3BMK8qO
#臺中市政府廣告 #共好社宅 #梧棲三民好宅 #觀海溫室 #共好傍庭 ＃共居共享
摩爾定律放緩 靠啥提升AI晶片運算力？
作者 : 黃燁鋒，EE Times China
2021-07-26
對於電子科技革命的即將終結的說法，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有的，但這波革命始終也沒有結束。AI技術本質上仍然是第三次科技革命的延續……
人工智慧(AI)的技術發展，被很多人形容為第四次科技革命。前三次科技革命，分別是蒸汽、電氣、資訊技術(電子科技)革命。彷彿這“第四次”有很多種說辭，比如有人說第四次科技革命是生物技術革命，還有人說是量子技術革命。但既然AI也是第四次科技革命之一的候選技術，而且作為資訊技術的組成部分，卻又獨立於資訊技術，即表示它有獨到之處。
電子科技革命的即將終結，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有，但這波革命始終也沒有結束。
AI技術本質上仍然是第三次科技革命的延續，它的發展也依託於幾十年來半導體科技的進步。這些年出現了不少專門的AI晶片——而且市場參與者相眾多。當某一個類別的技術發展到出現一種專門的處理器為之服務的程度，那麼這個領域自然就不可小覷，就像當年GPU出現專門為圖形運算服務一樣。
所以AI晶片被形容為CPU、GPU之後的第三大類電腦處理器。AI專用處理器的出現，很大程度上也是因為摩爾定律的發展進入緩慢期：電晶體的尺寸縮減速度，已經無法滿足需求，所以就必須有某種專用架構(DSA)出現，以快速提升晶片效率，也才有了專門的AI晶片。
另一方面，摩爾定律的延緩也成為AI晶片發展的桎梏。在摩爾定律和登納德縮放比例定律(Dennard Scaling)發展的前期，電晶體製程進步為晶片帶來了相當大的助益，那是「happy scaling down」的時代——CPU、GPU都是這個時代受益，不過Dennard Scaling早在45nm時期就失效了。
AI晶片作為第三大類處理器，在這波發展中沒有趕上happy scaling down的好時機。與此同時，AI應用對運算力的需求越來越貪婪。今年WAIC晶片論壇圓桌討論環節，燧原科技創始人暨CEO趙立東說：「現在訓練的GPT-3模型有1750億參數，接近人腦神經元數量，我以為這是最大的模型了，要千張Nvidia的GPU卡才能做。談到AI運算力需求、模型大小的問題，說最大模型超過萬億參數，又是10倍。」
英特爾(Intel)研究院副總裁、中國研究院院長宋繼強說：「前兩年用GPU訓練一個大規模的深度學習模型，其碳排放量相當於5台美式車整個生命週期產生的碳排量。」這也說明了AI運算力需求的貪婪，以及提供運算力的AI晶片不夠高效。
不過作為產業的底層驅動力，半導體製造技術仍源源不斷地為AI發展提供推力。本文將討論WAIC晶片論壇上聽到，針對這個問題的一些前瞻性解決方案——有些已經實現，有些則可能有待時代驗證。
XPU、摩爾定律和異質整合
「電腦產業中的貝爾定律，是說能效每提高1,000倍，就會衍生出一種新的運算形態。」中科院院士劉明在論壇上說，「若每瓦功耗只能支撐1KOPS的運算，當時的這種運算形態是超算；到了智慧型手機時代，能效就提高到每瓦1TOPS；未來的智慧終端我們要達到每瓦1POPS。 這對IC提出了非常高的要求，如果依然沿著CMOS這條路去走，當然可以，但會比較艱辛。」
針對性能和效率提升，除了尺寸微縮，半導體產業比較常見的思路是電晶體結構、晶片結構、材料等方面的最佳化，以及處理架構的革新。
(1)AI晶片本身其實就是對處理器架構的革新，從運算架構的層面來看，針對不同的應用方向造不同架構的處理器是常規，更專用的處理器能促成效率和性能的成倍增長，而不需要依賴於電晶體尺寸的微縮。比如GPU、神經網路處理器(NPU，即AI處理器)，乃至更專用的ASIC出現，都是這類思路。
CPU、GPU、NPU、FPGA等不同類型的晶片各司其職，Intel這兩年一直在推行所謂的「XPU」策略就是用不同類型的處理器去做不同的事情，「整合起來各取所需，用組合拳會好過用一種武器去解決所有問題。」宋繼強說。Intel的晶片產品就涵蓋了幾個大類，Core CPU、Xe GPU，以及透過收購獲得的AI晶片Habana等。
另外針對不同類型的晶片，可能還有更具體的最佳化方案。如當代CPU普遍加入AVX512指令，本質上是特別針對深度學習做加強。「專用」的不一定是處理器，也可以是處理器內的某些特定單元，甚至固定功能單元，就好像GPU中加入專用的光線追蹤單元一樣，這是當代處理器普遍都在做的一件事。
(2)從電晶體、晶片結構層面來看，電晶體的尺寸現在仍然在縮減過程中，只不過縮減幅度相比過去變小了——而且為緩解電晶體性能的下降，需要有各種不同的技術來輔助尺寸變小。比如說在22nm節點之後，電晶體變為FinFET結構，在3nm之後，電晶體即將演變為Gate All Around FET結構。最終會演化為互補FET (CFET)，其本質都是電晶體本身充分利用Z軸，來實現微縮性能的提升。
劉明認為，「除了基礎元件的變革，IC現在的發展還是比較多元化，包括新材料的引進、元件結構革新，也包括微影技術。長期賴以微縮的基本手段，現在也在發生巨大的變化，特別是未來3D的異質整合。這些多元技術的協同發展，都為晶片整體性能提升帶來了很好的增益。」
他並指出，「從電晶體級、到晶圓級，再到晶片堆疊、引線接合(lead bonding)，精準度從毫米向奈米演進，互連密度大大提升。」從晶圓/裸晶的層面來看，則是眾所周知的朝more than moore’s law這樣的路線發展，比如把兩片裸晶疊起來。現在很熱門的chiplet技術就是比較典型的並不依賴於傳統電晶體尺寸微縮，來彈性擴展性能的方案。
台積電和Intel這兩年都在大推將不同類型的裸晶，異質整合的技術。2.5D封裝方案典型如台積電的CoWoS，Intel的EMIB，而在3D堆疊上，Intel的Core LakeField晶片就是用3D Foveros方案，將不同的裸晶疊在一起，甚至可以實現兩片運算裸晶的堆疊、互連。
之前的文章也提到過AMD剛發佈的3D V-Cache，將CPU的L3 cache裸晶疊在運算裸晶上方，將處理器的L3 cache大小增大至192MB，對儲存敏感延遲應用的性能提升。相比Intel，台積電這項技術的獨特之處在於裸晶間是以混合接合(hybrid bonding)的方式互連，而不是micro-bump，做到更小的打線間距，以及晶片之間數十倍通訊性能和效率提升。
這些方案也不直接依賴傳統的電晶體微縮方案。這裡實際上還有一個方面，即新材料的導入專家們沒有在論壇上多說，本文也略過不談。
1,000倍的性能提升
劉明談到，當電晶體微縮的空間沒有那麼大的時候，產業界傾向於採用新的策略來評價技術——「PPACt」——即Powe r(功耗)、Performance (性能)、Cost/Area-Time (成本/面積-時間)。t指的具體是time-to-market，理論上應該也屬於成本的一部分。
電晶體微縮方案失效以後，「多元化的技術變革，依然會讓IC性能得到進一步的提升。」劉明說，「根據預測，這些技術即使不再做尺寸微縮，也會讓IC的晶片性能做到500~1,000倍的提升，到2035年實現Zetta Flops的系統性能水準。且超算的發展還可以一如既往地前進；單裸晶儲存容量變得越來越大，IC依然會為產業發展提供基礎。」
500~1,000倍的預測來自DARPA，感覺有些過於樂觀。因為其中的不少技術存在比較大的邊際遞減效應，而且有更實際的工程問題待解決，比如運算裸晶疊層的散熱問題——即便業界對於這類工程問題的探討也始終在持續。
不過1,000倍的性能提升，的確說明摩爾定律的終結並不能代表第三次科技革命的終結，而且還有相當大的發展空間。尤其本文談的主要是AI晶片，而不是更具通用性的CPU。
矽光、記憶體內運算和神經型態運算
在非傳統發展路線上(以上內容都屬於半導體製造的常規思路)，WAIC晶片論壇上宋繼強和劉明都提到了一些頗具代表性的技術方向(雖然這可能與他們自己的業務方向或研究方向有很大的關係)。這些技術可能尚未大規模推廣，或者仍在商業化的極早期。
(1)近記憶體運算和記憶體內運算：處理器性能和效率如今面臨的瓶頸，很大程度並不在單純的運算階段，而在資料傳輸和儲存方面——這也是共識。所以提升資料的傳輸和存取效率，可能是提升整體系統性能時，一個非常靠譜的思路。
這兩年市場上的處理器產品用「近記憶體運算」(near-memory computing)思路的，應該不在少數。所謂的近記憶體運算，就是讓儲存(如cache、memory)單元更靠近運算單元。CPU的多層cache結構(L1、L2、L3)，以及電腦處理器cache、記憶體、硬碟這種多層儲存結構是常規。而「近記憶體運算」主要在於究竟有多「近」，cache記憶體有利於隱藏當代電腦架構中延遲和頻寬的局限性。
這兩年在近記憶體運算方面比較有代表性的，一是AMD——比如前文提到3D V-cache增大處理器的cache容量，還有其GPU不僅在裸晶內導入了Infinity Cache這種類似L3 cache的結構，也更早應用了HBM2記憶體方案。這些實踐都表明，儲存方面的革新的確能帶來性能的提升。
另外一個例子則是Graphcore的IPU處理器：IPU的特點之一是在裸晶內堆了相當多的cache資源，cache容量遠大於一般的GPU和AI晶片——也就避免了頻繁的訪問外部儲存資源的操作，極大提升頻寬、降低延遲和功耗。
近記憶體運算的本質仍然是馮紐曼架構(Von Neumann architecture)的延續。「在做處理的過程中，多層級的儲存結構，資料的搬運不僅僅在處理和儲存之間，還在不同的儲存層級之間。這樣頻繁的資料搬運帶來了頻寬延遲、功耗的問題。也就有了我們經常說的運算體系內的儲存牆的問題。」劉明說。
構建非馮(non-von Neumann)架構，把傳統的、以運算為中心的馮氏架構，變換一種新的運算範式。把部分運算力下推到儲存。這便是記憶體內運算(in-memory computing)的概念。
記憶體內運算的就現在看來還是比較新，也有稱其為「存算一體」。通常理解為在記憶體中嵌入演算法，儲存單元本身就有運算能力，理論上消除資料存取的延遲和功耗。記憶體內運算這個概念似乎這在資料爆炸時代格外醒目，畢竟可極大減少海量資料的移動操作。
其實記憶體內運算的概念都還沒有非常明確的定義。現階段它可能的內涵至少涉及到在儲記憶體內部，部分執行資料處理工作；主要應用於神經網路(因為非常契合神經網路的工作方式)，以及這類晶片具體的工作方法上，可能更傾向於神經型態運算(neuromorphic computing)。
對於AI晶片而言，記憶體內運算的確是很好的思路。一般的GPU和AI晶片執行AI負載時，有比較頻繁的資料存取操作，這對性能和功耗都有影響。不過記憶體內運算的具體實施方案，在市場上也是五花八門，早期比較具有代表性的Mythic導入了一種矩陣乘的儲存架構，用40nm嵌入式NOR，在儲記憶體內部執行運算，不過替換掉了數位週邊電路，改用類比的方式。在陣列內部進行模擬運算。這家公司之前得到過美國國防部的資金支援。
劉明列舉了近記憶體運算和記憶體內運算兩種方案的例子。其中，近記憶體運算的這個方案應該和AMD的3D V-cache比較類似，把儲存裸晶和運算裸晶疊起來。
劉明指出，「這是我們最近的一個工作，採用hybrid bonding的技術，與矽通孔(TSV)做比較，hybrid bonding功耗是0.8pJ/bit，而TSV是4pJ/bit。延遲方面，hybrid bonding只有0.5ns，而TSV方案是3ns。」台積電在3D堆疊方面的領先優勢其實也體現在hybrid bonding混合鍵合上，前文也提到了它具備更高的互連密度和效率。
另外這套方案還將DRAM刷新頻率提高了一倍，從64ms提高至128ms，以降低功耗。「應對刷新率變慢出現拖尾bit，我們引入RRAM TCAM索引這些tail bits」劉明說。
記憶體內運算方面，「傳統運算是用布林邏輯，一個4位元的乘法需要用到幾百個電晶體，這個過程中需要進行資料來回的移動。記憶體內運算是利用單一元件的歐姆定律來完成一次乘法，然後利用基爾霍夫定律完成列的累加。」劉明表示，「這對於今天深度學習的矩陣乘非常有利。它是原位的運算和儲存，沒有資料搬運。」這是記憶體內運算的常規思路。
「無論是基於SRAM，還是基於新型記憶體，相比近記憶體運算都有明顯優勢，」劉明認為。下圖是記憶體內運算和近記憶體運算，精準度、能效等方面的對比，記憶體內運算架構對於低精準度運算有價值。
下圖則總結了業內主要的一些記憶體內運算研究，在精確度和能效方面的對應關係。劉明表示，「需要高精確度、高運算力的情況下，近記憶體運算目前還是有優勢。不過記憶體內運算是更新的技術，這幾年的進步也非常快。」
去年阿里達摩院發佈2020年十大科技趨勢中，有一個就是存算一體突破AI算力瓶頸。不過記憶體內運算面臨的商用挑戰也一點都不小。記憶體內運算的通常思路都是類比電路的運算方式，這對記憶體、運算單元設計都需要做工程上的考量。與此同時這樣的晶片究竟由誰來造也是個問題：是記憶體廠商，還是數文書處理器廠商？(三星推過記憶體內運算晶片，三星、Intel垂直整合型企業似乎很適合做記憶體內運算…)
(2)神經型態運算：神經型態運算和記憶體內運算一樣，也是新興技術的熱門話題，這項技術有時也叫作compute in memory，可以認為它是記憶體內運算的某種發展方向。神經型態和一般神經網路AI晶片的差異是，這種結構更偏「類人腦」。
進行神經型態研究的企業現在也逐漸變得多起來，劉明也提到了AI晶片「最終的理想是在結構層次模仿腦，元件層次逼近腦，功能層次超越人腦」的「類腦運算」。Intel是比較早關注神經型態運算研究的企業之一。
傳說中的Intel Loihi就是比較典型存算一體的架構，「這片裸晶裡面包含128個小核心，每個核心用於模擬1,024個神經元的運算結構。」宋繼強說，「這樣一塊晶片大概可以類比13萬個神經元。我們做到的是把768個晶片再連起來，構成接近1億神經元的系統，讓學術界的夥伴去試用。」
「它和深度學習加速器相比，沒有任何浮點運算——就像人腦裡面沒有乘加器。所以其學習和訓練方法是採用一種名為spike neutral network的路線，功耗很低，也可以訓練出做視覺辨識、語言辨識和其他種類的模型。」宋繼強認為，不採用同步時脈，「刺激的時候就是一個非同步電動勢，只有工作部分耗電，功耗是現在深度學習加速晶片的千分之一。」
「而且未來我們可以對不同區域做劃分，比如這兒是視覺區、那兒是語言區、那兒是觸覺區，同時進行多模態訓練，互相之間產生關聯。這是現在的深度學習模型無法比擬的。」宋繼強說。這種神經型態運算晶片，似乎也是Intel在XPU方向上探索不同架構運算的方向之一。
(2)微型化矽光：這個技術方向可能在層級上更偏高了一些，不再晶片架構層級，不過仍然值得一提。去年Intel在Labs Day上特別談到了自己在矽光(Silicon Photonics)的一些技術進展。其實矽光技術在連接資料中心的交換機方面，已有應用了，發出資料時，連接埠處會有個收發器把電訊號轉為光訊號，透過光纖來傳輸資料，另一端光訊號再轉為電訊號。不過傳統的光收發器成本都比較高，內部元件數量大，尺寸也就比較大。
Intel在整合化的矽光(IIIV族monolithic的光學整合化方案)方面應該是商業化走在比較前列的，就是把光和電子相關的組成部分高度整合到晶片上，用IC製造技術。未來的光通訊不只是資料中心機架到機架之間，也可以下沉到板級——就跟現在傳統的電I/O一樣。電互連的主要問題是功耗太大，也就是所謂的I/O功耗牆，這是這類微型化矽光元件存在的重要價值。
這其中存在的技術挑戰還是比較多，如做資料的光訊號調變的調變器調變器，據說Intel的技術使其實現了1,000倍的縮小；還有在接收端需要有個探測器(detector)轉換光訊號，用所謂的全矽微環(micro-ring)結構，實現矽對光的檢測能力；波分複用技術實現頻寬倍增，以及把矽光和CMOS晶片做整合等。
Intel認為，把矽光模組與運算資源整合，就能打破必須帶更多I/O接腳做更大尺寸處理器的這種趨勢。矽光能夠實現的是更低的功耗、更大的頻寬、更小的接腳數量和尺寸。在跨處理器、跨伺服器節點之間的資料互動上，這類技術還是頗具前景，Intel此前說目標是實現每根光纖1Tbps的速率，並且能效在1pJ/bit，最遠距離1km，這在非本地傳輸上是很理想的數字。
還有軟體…
除了AI晶片本身，從整個生態的角度，包括AI感知到運算的整個鏈條上的其他組成部分，都有促成性能和效率提升的餘地。比如這兩年Nvidia從軟體層面，針對AI運算的中間層、庫做了大量最佳化。相同的底層硬體，透過軟體最佳化就能實現幾倍的性能提升。
宋繼強說，「我們發現軟體最佳化與否，在同一個硬體上可以達到百倍的性能差距。」這其中的餘量還是比較大。
在AI開發生態上，雖然Nvidia是最具發言權的；但從戰略角度來看，像Intel這種研發CPU、GPU、FPGA、ASIC，甚至還有神經型態運算處理器的企業而言，不同處理器統一開發生態可能更具前瞻性。Intel有個稱oneAPI的軟體平台，用一套API實現不同硬體性能埠的對接。這類策略對廠商的軟體框架構建能力是非常大的考驗——也極大程度關乎底層晶片的執行效率。
在摩爾定律放緩、電晶體尺寸微縮變慢甚至不縮小的前提下，處理器架構革新、異質整合與2.5D/3D封裝技術依然可以達成1,000倍的性能提升；而一些新的技術方向，包括近記憶體運算、記憶體內運算和微型矽光，能夠在資料訪存、傳輸方面產生新的價值；神經型態運算這種類腦運算方式，是實現AI運算的目標；軟體層面的最佳化，也能夠帶動AI性能的成倍增長。所以即便摩爾定律嚴重放緩，AI晶片的性能、效率提升在上面提到的這麼多方案加持下，終將在未來很長一段時間內持續飛越。這第三(四)次科技革命恐怕還很難停歇。
資料來源：https://www.eettaiwan.com/20210726nt61-ai-computing/?fbclid=IwAR3BaorLm9rL2s1ff6cNkL6Z7dK8Q96XulQPzuMQ_Yky9H_EmLsBpjBOsWg
📜 [專欄新文章] 參加 Crosslink 2019 Taiwan 一探究竟那些不可錯過的以太坊最新發展 (第一天)
✍️ Phini Yang
📥 歡迎投稿： https://medium.com/taipei-ethereum-meetup #徵技術分享文 #使用心得 #教學文 #medium
參加 Crosslink 2019 Taiwan 一探究竟那些不可錯過的以太坊最新發展 (第一天議程)
以太坊 2.0 (Ethereum 2.0)— Danny Ryan, Core Researcher of Ethereum Foundation
#Beginner #Eth 2.0
為了讓區塊鏈可在一段時間內處理更多交易，以太坊就有好幾種不同解決方案，主要分為改善底層共識層的協定，以及依附在底層上的第二層協定。
Eth 2.0 就是新一代共識層協定，也是現在以太坊生態系中，眾多團隊全力投入研究與開發的重要專案。協定的開發由以太坊研究團隊負責撰寫協定的規格文件，另外九個開發團隊以各自偏好的語言依照規格實作出全節點。Eth 2.0 將改為權益證明 POS (Proof of Stake) 作為產生區塊的共識機制，捨棄現今大量耗費電力的工作量證明。過去這一年以太坊的研究員們全力投入相關的研究及開發，因為工程相當浩大，最終會分成好幾個階段上線，而 2020 年初 Eth 2.0 第一個階段將會上線，不同客戶端的實作團隊也在近期緊鑼密鼓地測試中。
講者介紹：Danny Ryan, Core researcher of Ethereum Foundation
▪ The main coordinator of the eth2.0 client teams
▪ Maintainer of Eth2.0 specs
延伸閱讀：What’s New in Ethereum Serenity (2.0) By Kimi Wu
LibraBridge: Connect Libra with Ethereum — Bun Hsu, Engineer of AMIS
#Beginner
Facebook 發佈 Libra 項目後，全世界都在關注這個區塊鏈項目。LibraBridge 是個實驗性質的專案，旨在實作 MVP 來實現 Libra 與 ETH 之間的代幣交換。由於 Libra 還在不停的開發與版本更迭，我們將介紹這個連接協議如何實現以及可探索的未來。
設計模式：打造可盈利的 DApp 與智慧合約 (Design Pattern: Build Your First Profitable DApp and Smart Contract)— Ping Chen, Co-founder and CEO of Pelith
#Beginner
區塊鏈的開源、自動、模組化特性讓人們可以很容易在既有協議上打造自己的產品。然而，創造可持續的收入一直是 DApp（去中心化應用）開發者的一大挑戰。最大主因在於，開放透明的區塊鏈跟以往傳統網路產品不一樣，從融資、價值獲取（Value capture）、到使用者體驗，需要重新設計一套合理的業務邏輯。如果你是正在 Dapp 與智能合約上開發的工程師，請來了解這堂特別替區塊鏈「量身打造」的專屬獲利流程。
講者介紹：Ping Chen, Co-founder and CEO of Pelith
▪ CryptoCow 技術共筆創辦人
▪ Taipei Ethereum Meetup 早期參與者
如何用 DAO 幫你的項目募資 (Using DAOs to Fundraise for Your Project)— Luis Cuende, CEO of Aragon
#Beginner
「去中心化自治組織 DAO (Decentralized Autonomous Organization)」在今年 DevCon5 中，同樣為被與會者積極討論的一個主題。DAO 是利用智慧合約去管理組織治理的業務邏輯，代表建立一個去中心化、沒有層級結構的決策機制。Aragon 是目前最引人注目的項目之一，比起其他 DAO 項目更專注於為一般組織組建所需的安全與通用的骨幹網。任何人都可透過 Aragon 工具套件就能夠快速形成滿足其自身特定規範的組織。
也許許多人對 DAO 停留在 2016 因為龐大複雜的邏輯導致被駭的壞印象。但 DAO 至今已有長足改善，在 Aragon 部落格中所載 ，Aragon 新的募資模組會含有 Vitalik 2018 年的募資改良方案 DAICO，以及控制價格與發行量的數學元件「Bonding Curve」。
講者介紹：Luis Cuende, CEO of Aragon▪ Forbes 30 under 30
▪ MIT TR35
▪ Best programmer of Europe under 18 by HackFwd
延伸閱讀：Introducing Aragon Fundraising by Aragon Offical
VDFs Workshop
1. Introduce to VDFs: Po-Chun Kuo, Chief Scientist of Byzantine Lab
2. VDFs Application: Dankrad Feist, Researcher of Ethereum Foundation
3. Discussion: Chang-Wu Chen, Chief Scientist of AMIS
#Intermediate #Workshop
如果你現在沒聽過「隨機亂數 VDF (Verifiable Delay Functions)」，Taipei Ethereum Meetup 保證你以後會看到這個字看到神煩。區塊鏈中有兩種主要共識機制：工作量證明 POW (Proof of Work) 與權益證明 POS (Proof of Stake)。前者隱含了眾多功能，其中之一就是能適度隨機選取下一個產出區塊者，後者卻得另外使用亂數來選取出塊者。VDF 是新一代的亂數產生演算法，於去年發表，是區塊鏈上非常重要的議題。過去一年，選用權益證明 POS 為共識機制的新一代區塊鏈，多數使用 VDF 來產生亂數。一次連貫三項不同講題層次的工作坊，將帶你由淺入深了解 VDF。
延伸閱讀：Ethereum RNG solution (RANDAO & VDF) By Kimi Wu
從零開始，打造一支從不墜落的 DApp (Building Dapps that Can’t Be Evil)— Larry Salibra, Core Developer of Blockstack
#Beginner #Hands-on #Workshop
互聯網時代光榮建立於用戶之上，用戶每天分享的照片、按讚文章、轉貼的影片，幫助互聯網產業製造一個比一個更巨大的商業帝國。「分散式計算協議」允許在生態系統中的用戶保護其數位版權與數據，不必為了使用應用程式而損害權益。
從「不要」作惡到「無法」作惡，是人類社會的一大步，Larry 將藉由實作跟你分享 Blockstack 如何達到此目標 — 一項不會濫用用戶隱私與權益的技術。
更多資訊請直接參考官網議程：https://crosslink.taipei/schedule/2019-10-19
參加 Crosslink 2019 Taiwan 一探究竟那些不可錯過的以太坊最新發展 (第一天) was originally published in Taipei Ethereum Meetup on Medium, where people are continuing the conversation by highlighting and responding to this story.
👏 歡迎轉載分享鼓掌
全國海線第一座社會住宅-臺中梧棲三民好宅110年9月6日起公告招租！
考量梧棲臨海的基地特性，市府希望透過建築來與海、風對話，藉由建物設計的方式來回應地區的風，讓風在中庭自由流動，並以傍庭(bonding-space)的概念消融空間的界線，讓居民在這裡生活有更多的互動與共好。
除了300戶的住宅單元，好宅一樓還規劃了托嬰中心、小作所、社會服務站、店舖等多樣的共好設施，錯落在各樓層的空中合院、觀海溫室、交誼廳，也可以作為鄰居聊天、聚會的場所，自110年10月6日至110年11月5日止，歡迎大家踴躍來申請，9月6日起在臺中市政府住宅處官網或粉絲專頁，有公告更詳細的招租資訊喔！
臺中市政府住宅發展工程處官網：http://thd.taichung.gov.tw
台中共同好好生活在一起FB：http://facebook.com/taichungsocialhousing
#臺中市政府廣告 #共好社宅 #梧棲三民好宅 #觀海溫室 #共好傍庭 ＃共居共享
►按小鈴鐺通知 搶先看，精采獨家全面掌握！
=================================
更多精采內容請見：
◎天下雜誌：http://www.cw.com.tw
◎天下雜誌video：http://www.cw.com.tw/video
◎天下雜誌video FB粉絲專頁：https://ppt.cc/flhPQx
◎天下雜誌IG http://bit.ly/2R6jfL6
◎天下雜誌網路書店：https://www.cwbook.com.tw/
學術名詞電力工程, bond wire, 接續線(軌道電路)，接合線，焊線. 學術名詞電子工程名詞, bond wire, 結合引線；結合線 ... Read More ... ... <看更多>
bonding工程 在 Lec03 材料科學與工程導論(一) Chapter 2 Atomic ... - YouTube 的推薦與評價
Chapter 2 Atomic Structure and Interatomic Bonding2.5 Bonding Forces and Energies授課教師：材料科學與 工程 學系陳智老師課程 ... ... <看更多>