為何我以前說過,我相信科學,但不相信科學家?
這個喔,嗯嗯...
我不知道在座多少人是這樣學的,至少在我念大學的時候,物理系教的第一個概念,叫做:
「邊界條件(boundary condition)」
重點不在於怎麼設定,也不是怎樣靠這個計算,而是「你有沒有認知到設下的條件,到底對結果產生何種影響,跟現實差異多少?」
理工科的朋友可能覺得這是廢話,我們怎麼可能不知道,但請恕小弟直言,真的絕大多數的人都「不。知。道」
我在中研院時做過一個系列的研究,內容是半導體相關的光、電與磁與表面性質,延續國外某個國際知名研究單位,據說對未來半導體、記憶體等等都有重大影響。有常看我講的應該知道,這個研究在10多年後,差不多2010年被同各研究單位,重量級大老發的論文判死刑,認為實驗雖然都正確,但方向可能錯誤。
嗯,醫龍裡面第一集的經典台詞「手術很成功,但患者死亡」
唉,其實我做這研究的第一年就知道,這整個系列都有問題了,只是別說老闆很難接受,所長他們也很難接受,美國跟印度等來的合作朋友也很難接受,我自己也是。所以最後傾向「這個年輕小鬼一定哪邊做錯了」,所以我也算了。
好了,公布答案,哪邊有問題?
「溫度」
我看過外國的實驗儀器,裝在真空腔體內的溫度計,是固定式的。而敝單位設備老舊,自己都要去車铣工件安裝,溫度計(Thermocouple)是很克難的懸掛在空中。任何人看了都會覺得是我做錯,我一開始也這麼認為。
但很早就發現,因為設備不好,每次都會碰到溫度計的位置,為了調整煞費苦心。累積大量資料的結果,統整出一個很奇怪但合乎邏輯的結論,那就是根據溫度計位置不同,整套實驗結果也不同(廢話),但某個錯誤的條件可以跟所有國外知名研究機關的論文結果符合。
蛤(*´・д・)?
總之,一不做二不休,把溫度計的位置全部調整固定做不同條件三次,結果發現依照各國研究的條件設定,死都做不出來,而做得出來的條件,與他們所說的差異甚大。
溫度差100度!
夭壽,假設這是高溫超導體實驗,差100會是多大,同業各位自己可以明白。
總之,我弄了很久後確定,其他國家的實驗室,因為設備齊全,固定所有參數,所以反倒漏了一點。就是基板的stage材料,跟加熱裝置與溫度計的差異。因為在真空環境下,溫度計升溫最大因素是熱輻射,使用加熱絲跟燈泡是不同的,而stage雖然都是不鏽鋼,卻有厚度之差。
也就是若我依照距離做梯度出來,光是stage差幾mm厚,燈泡放的近或遠,有沒有熱絲輔助,Thermocouple放哪,結果就完全不同。你說這廢話,看也知道?拜託,那是人家講了,所以你覺得這看也知道,沒做這實驗前看看,最好你知道差十萬八千里,每個做實驗的都會認為自己條件控制的很好。
這叫做後設認知,後來去教書後最常碰的理論,物理界很少人認真的去審視,往往因為固定的機器跟參數不變,就覺得結果應該也會不變,而當每次實驗結果出來「在預想範圍內」,就認為這不會有問題。
問題可大了,代表美國那家頂尖研究室,他們機器的裝設法,會讓Thermocouple測到的,跟你基板溫度差100度。原本認為製造出接近室溫可實用的材料,得在零下100度才有用,這是電影明天過後嗎?
好了,每個學長跟老師都會說,那一定是你哪邊沒做對。好啦,老師們,我早沒打算在學術界發論文當教授啦,直說好了。所有的條件我都調過,我一個人的實驗總數據比隔壁的整間還要多,熬夜不知多少次還被罵要注意身體,唯一可以做出跟國外實驗室相同成果的,只有「低溫」。
意即,根本沒有奈米性質出現,全部都是bulk的特性,而為了要驗證,我還額外做一系列,用單層、多層,厚度不同幾十個,去確認奈米性質的邊界在哪,結果出來的結果,只證明出這整套系列的數據,都不是奈米性質,全部都是塊材的低溫特性。
好了,我要講什麼?
這裡面出現了3個值得我們去想的東西
第一個叫做權威,當著作等身的專家,享譽國內外的研究單位做了個實驗,其他跟從的實驗室,顯然不敢挑戰,我還看到印度等較後進國家,發過點數很低的論文,說這實驗可能有問題,但更可能是自己哪邊弄錯了。
第二個是從眾,那麼多人都有相同的結果,就你不同,應該是你不對吧?啊就邊界條件不對啊,你們沒有用紅外線檢查,我有。然後有人理我嗎?所長跟指導教授都覺得,應該還是你哪邊弄錯了。XD
第三個是忽略基礎證據,其實指出有室溫材料可能的那篇論文,拿去跟塊材性質對照,曲線幾乎是一模一樣,只是scale差100倍。那麼我們應該第一個檢視的,是這個真的有奈米特性嗎?沒看到重要期刊刊登過類似論文。
我私下也有發信去問過作相同研究的國外實驗室,還真的沒人想過這個問題,因為越有錢的單位,都是買整套機器,由專人校正過,像我這種從頭到尾都要自己校正的很少,多半都是所謂的後進國家。有做的都覺得很怪,但一樣不敢質疑權威,畢竟你要拿論文畢業,走學術界路線,怎麼能初出茅廬就跟像是貝爾實驗室這種巨獸對幹?
====
如果連算最嚴謹之一的物理學界,研究都會有這種狀況,你怎麼能相信那些科學家說的科學,能百分百屏除所有疑慮?像是近年常見,邊界超大的暖化、全球氣候、環境等等研究,就我的標準來看,根本問題重重。但你一質疑,就會出現諸多的專業與否批評,因為你不是這行的。
更好笑的,質疑你越大聲的,九成以上都不是科學家。
我的經驗,在台灣跟學經歷比較有關,越是念頂大出身的,就越有這種「論文跟書本證據、國外知名研究單位說的,應該會比你現場作的正確」,的這種說法。在中研院我就遇過,台大來的暑期大學專題生,根本看你不起,死都不想動手,只想用理論描繪世界。要不是我們是學長,已經用鼻孔看人了。
科學界講究一致性,但這也很容易誤導你,因為當過去若是錯的,就會一直錯下去,很難被糾正。即便事後找到錯誤,也不會承認,而是用許多說詞,堆砌出一套完美的修正路線。
如果連科學界都這樣,你跟我說更複雜的人類社會,僅需要少量的社會研究,跟沒有實務經驗的純理論,就可以描繪一個天堂:
「其他人都要聽我們這些專家的意見改政策」
我當然覺得你在鬼扯啊!
我後來在教育界遇過很多學生,行為表現都是後設領域的東西,更多的狀況是,自己腦補跟修正記憶,美化經驗中的行為。而老師要怎樣搞定學生?
以彼之矛,攻彼之盾
你也後設回去,誘導他們的思維,控制他們的行動,在老師的權威下,多半學生都會聽。然後,你就會發現,所謂的開放學生自由自在學習,更多時候只是一種,方便給你洗腦的手段。
真正的自由學習存在?還是,這只是邊界條件設立下的假象?你真的認為你看到的是真實?一切都只是一個虛擬實境下的遊戲?
我真的懷疑,那些天天發表教育高見的專家,真正的想法只是希望,學生腦袋可以空出來,讓他們有充足的時間塞自己的思想,成就他自己的功名,達成他想要的社會。
因為,就我們這種死硬保守派理工人來看,有些工作的技能就是不能少,你沒有基礎訓練,學習不夠扎實,就是不會。人類不是可以替換的螺絲,每個長的都一樣,沒有教跟帶,知識經驗中核心的眉眉角角就是不會。
不會就是不會,跟數學一樣。
bulk半導體 在 麥克風的市場求生手冊 Facebook 的最佳貼文
【台積電佈局新存儲技術】
近年來,在人工智能(AI)、5G等推動下,以MRAM(磁阻式隨機存取存儲器)、鐵電隨機存取存儲器 (FRAM)、相變隨機存取存儲器(PRAM),以及可變電阻式隨機存取存儲器(RRAM)為代表的新興存儲技術逐漸成為市場熱點。這些新技術吸引各大晶圓廠不斷投入,最具代表性的廠商包括台積電、英特爾、三星和格羅方德(Globalfoundries)。
那麼,這些新興存儲技術為什麼會如此受期待呢?主要原因在於:隨着半導體制造技術持續朝更小的技術節點邁進,傳統的DRAM和NAND Flash面臨越來越嚴峻的微縮挑戰,DRAM已接近微縮極限,而NAND Flash則朝3D方向轉型。
此外,傳統存儲技術在高速運算上也遭遇阻礙,處理器與存儲器之間的「牆」成為了提升運算速度和效率的最大障礙。特別是AI的發展,數據需求量暴增,「牆」的負面效應愈加突出,越來越多的半導體廠商正在加大對新興存儲技術的研發和投資力度,尋求成本更佳、速度更快、效能更好的存儲方案。
從目前來看,最受期待的就是MRAM,各大廠商在它上面投入的力度也最大。MRAM屬於非易失性存儲技術,是利用具有高敏感度的磁電阻材料製造的存儲器,斷電時,MRAM儲存的數據不會丟失,且耗能較低,讀寫速度快,可媲美SRAM,比Flash速度快百倍,在存儲容量方面能替代DRAM,且數據保存時間長,適合高性能應用。
MRAM的基本結構是磁性隧道結,研發難度高,目前主要分為兩大類:傳統MRAM和STT-MRAM,前者以磁場驅動,後者則採用自旋極化電流驅動。
另外,相較於DRAM、SRAM和NAND Flash等技術面臨的微縮困境,MRAM可滿足製程進一步微縮需求。目前,DRAM製程工藝節點為1X nm,已接近極限,而Flash走到20 nm以下後,就朝3D製程轉型了。MRAM製程則可推進至10nm以下。
在過去幾年裏,包括台積電、英特爾、三星、格羅方德等晶圓代工廠和IDM,相繼大力投入MRAM 研發,而且主要着眼於STT-MRAM,也有越來越多的嵌入式解決方案誕生,用以取代Flash、EEPROM和SRAM。
- 台積電
早在2002年,台積電就與工研院簽訂了MRAM合作發展計劃。近些年,該公司一直在開發22nm製程的嵌入式STT-MRAM,採用超低漏電CMOS技術。
2018年,台積電進行了eMRAM芯片的「風險生產」,2019年生產採用22nm製程的eReRAM芯片。
2019年,台積電在嵌入式非易失性存儲器技術領域達成數項重要的里程碑:在40nm製程方面,該公司已成功量產Split-Gate(NOR)技術,支持消費類電子產品應用,如物聯網、智慧卡和MCU,以及各種車用電子產品。在28nm製程方面,該公司的嵌入式快閃存儲器支持高能效移動計算和低漏電製程平台。
在ISSCC 2020上,台積電發佈了基於ULL 22nm CMOS工藝的32Mb嵌入式STT-MRAM。該技術基於台積電的22nm ULL(Ultra-Low-Leakage)CMOS工藝,具有10ns的極高讀取速度,讀取功率為0.8mA/MHz/bit。對於32Mb數據,它具有100K個循環的寫入耐久性,對於1Mb數據,具有1M個循環的耐久性。
它支持在260°C下進行90s的IR迴流焊,在150°C下10年的數據保存能力。它以1T1R架構實現單元面積僅為0.046平方微米,25°C下的32Mb陣列的漏電流僅為55mA。
目前,台積電已經完成22nm嵌入式STT-MRAM技術驗證,進入量產階段。在此基礎上,該公司還在推進16 nm 製程的STT-MRAM研發工作。
除了MRAM,台積電也在進行着ReRAM的研發工作,並發表過多篇基於金屬氧化物結構的ReRAM論文。
工研院電光所所長吳志毅表示,由於新興存儲技術將需要整合邏輯製程技術,因此現有存儲器廠商要卡位進入新市場,門檻相對較高,而台積電在這方面具有先天優勢,因為該公司擁有很強的邏輯製程生產能力,因此,台積電跨入新興存儲市場會具有競爭優勢。
據悉,工研院在新興存儲技術領域研發投入已超過10年,通過元件創新、材料突破、電路優化等方式,開發出了更快、更耐久、更穩定、更低功耗的新一代存儲技術,目前,正在與台積電在這方面進行合作。未來,台積電在新興存儲器發展方面,工研院將會有所貢獻,但具體內容並未透露。
- 三星
三星在MRAM研發方面算是起步較早的廠商,2002年就開始了這項工作,並於2005年開始進行STT-MRAM的研發,之後不斷演進,到了2014年,生產出了8Mb的eMRAM。
三星Foundry業務部門的發展路徑主要分為兩條,從28nm節點開始,一條是按照摩爾定律繼續向下發展,不斷提升FinFET的工藝節點,從14nm到目前的7nm,進而轉向下一步的5nm。
另一條線路就是FD-SOI工藝,該公司還利用其在存儲器製造方面的技術和規模優勢,着力打造eMRAM,以滿足未來市場的需求。這方面主要採用28nm製程。
三星28nm製程FD-SOI(28FDS)嵌入式NVM分兩個階段。第一個是2017年底之前的電子貨幣風險生產,第二個是2018年底之前的eMRAM風險生產。並同時提供eFlash和eMRAM(STT-MRAM)選項。
該公司於2017年研製出了業界第一款採用28FDS工藝的eMRAM測試芯片。
2018年,三星開始在28nm平台上批量生產eMRAM。2019年3月,該公司推出首款商用eMRAM產品。據悉,eMRAM模塊可以通過添加三個額外的掩膜集成到芯片製造工藝的後端,因此,該模塊不必要依賴於所使用的前端製造技術,允許插入使用bulk、FinFET或FD-SOI製造工藝生產的芯片中。
三星表示,由於其eMRAM在寫入數據之前不需要擦除週期,因此,它比eFlash快1000倍。與eFlash相比,它還使用了較低的電壓,因此在寫入過程中的功耗極低。
2018年,Arm發佈了基於三星28FDS工藝技術的eMRAM編譯器IP,包括一個支持18FDS (18nm FD-SOI工藝)的eMRAM編譯器。這一平台有助於推動在5G、AI、汽車、物聯網和其它細分市場的功耗敏感應用領域的前沿設計發展。
2019年,三星發佈了採用28FDS工藝技術的1Gb嵌入STT-MRAM。基於高度可靠的eMRAM技術,在滿足令人滿意的讀取,寫入功能和10年保存時間的情況下,可以實現90%以上的良率。並且具備高達1E10週期的耐久性,這些對於擴展eMRAM應用有很大幫助。
2019年底,Mentor宣佈將為基於Arm的eMRAM編譯器IP提供IC測試解決方案,該方案基於三星的28FDS工藝技術。據悉,該測試方案利用了Mentor的Tessent Memory BIST,為SRAM和eMRAM提供了一套統一的存儲器測試和修復IP。
- Globalfoundries(格羅方德半導體股份有限公司)
2017年,時任Globalfoundries首席技術官的Gary Patton稱,Globalfoundries已經在其22FDX(22nm製程的FD-SOI工藝技術)製程中提供了MRAM,同時也在研究另一種存儲技術。
由於Globalfoundries重點發展FD-SOI技術,特別是22nm製程的FD-SOI,已經很成熟,所以該公司的新興存儲技術,特別是MRAM,都是基於具有低功耗特性的FD-SOI技術展開的。
今年年初,Globalfoundries宣佈基於22nm FD-SOI 平台的eMRAM投入生產。該eMRAM技術平台可以實現將數據保持在-40°C至+125°C的温度範圍內,壽命週期可以達到100,000,可以將數據保留10年。該公司表示,正在與多個客户合作,計劃在2020年安排多次流片。
據悉,該公司的eMRAM旨在替代NOR閃存,可以定期通過更新或日誌記錄進行重寫。由於是基於磁阻原理,在寫入所需數據之前不需要擦除週期,大大提高了寫入速度,宏容量從4-48Mb不等。
- 英特爾
英特爾也是MRAM技術的主要推動者,該公司採用的是基於FinFET技術的22 nm製程。
2018年底,英特爾首次公開介紹了其MRAM的研究成果,推出了一款基於22nm FinFET製程的STT-MRAM,當時,該公司稱,這是首款基於FinFET的MRAM產品,並表示已經具備該技術產品的量產能力。
結語
由於市場需求愈加凸顯,且有各大晶圓廠大力投入支持,加快了以MRAM為代表的新興存儲技術的商業化進程。未來幾年,雖然DRAM和NAND Flash將繼續站穩存儲芯片市場主導地位,但隨着各家半導體大廠相繼投入發展,新興存儲器的成本將逐步下降,可進一步提升 MRAM等技術的市場普及率。
原文:
https://mp.weixin.qq.com/s/sMZ0JwclWf1zAEPkW8Rn0Q
bulk半導體 在 說說能源 Talk That Energy Facebook 的最佳貼文
【太陽能板回收能滿足循環經濟嗎?】
#矽的回收是關鍵 #現有技術的回收經濟效益不高
太陽能光電模組(PV)的生命週期約為20-30年,出乎意料的是,目前全球尚無針對壽命結束的PV元件設計完整的規劃,到了2030年,報廢的PV模組總量估計將達8百萬噸;到2050年數字可能會翻十倍(8千萬噸),屆時將佔全球電子廢棄物的一成。其中,佔PV總重八成的鋁材和玻璃易於回收,問題在剩餘二成金屬材料的回收難度很高,加上矽材的回收純度不夠,無法建立有效的循環經濟模式。
鑒於PV垃圾的指數成長危機,美國國家再生能源實驗室進行了一次全球規模的評估,試圖找出回收PV原件的最佳方案,並將研究成果以《滿足循環經濟之矽光電模組回收模式的研發重點》為題,發表在NATURE的副刊《NATURE ENERGY》上,以下是報告的論點摘要。
🔍️報告全文:https://reurl.cc/MvqvWv
▋降級回收無誘因
光電板通常在使用20-30年後,仍可維持70%到80%的效能,雖然不差,但已不符大型電力系統的標準,理論上可以對舊元件進行翻新再繼續使用,或轉換到效率需求較低的用途, 即降級回收(downcycling)。可是如同其他電子工業的回收困境,由於建置新的光電板很便宜,翻修與測試退役元件的成本超過了生產新模組的成本,因此PV的降級回收缺乏經濟誘因。
▋現有PV模組的回收概況
既然光電板的二次使用難以建立循環模式,下一個選擇就是回收。在政府推動下,回收業務在歐洲和日本等地早已建立,WEEE是歐盟關於廢棄電子設備的回收法令,在2012年就增設PV回收的類目;美國較為落後,聯邦政府目前尚無光電板回收的規範或獎勵,州政府中也只有華盛頓州要求業者需負PV廢棄物的收集與回收之責;其他國家如澳洲、南韓與印度,近年也開始制定法律。強制回收以外,也有一些業者的自發性回收,如美國太陽能工業協會(SEIA)自2016年起,已減少3600公噸的太陽能相關廢棄物進入掩埋場。
但今天全世界的PV回收系統由於缺乏整合與優化,#經濟效益與高純度材料的回收率都很低,即使在有法律強制PV處理的歐盟,專門回收的設施也很少,回收效率的公開資訊又難以取得。根據論文,歐盟和其他國家的標準做法,是透過現有的玻璃與金屬回收產線,以物理方式分離出玻璃、鋁製框架、外部銅線等所謂的散裝材料(bulk material),靠這些材料滿足WEEE規定的75%回收率的要求。但散裝材料的經濟價值不高,具最大潛在經濟效益的銀、錫、銅、鉛等金屬無法從該流程回收。
▋金屬回收的困境
細部來看,回收光電板分三個主要步驟:1⃣以機械方式拆除面板的框架與接線盒。2⃣藉熱力學或化學反應分離玻璃和矽晶圓。3⃣透過電化學方法將矽晶圓與特殊金屬(銀、錫、鉛、銅)加以分離及純化。
目前的回收困境在步驟3⃣,特殊金屬雖佔不到PV模組總質量的1%,回收過程卻極為耗能、其廢棄管理也不容易(因其化學毒性),又得支出較大的勞動力,導致回收成本十分昂貴,不過它們的經濟價值很高,且含化學毒性,廢棄物若處置不當,#在所有光電元件中對環境殺傷力最大,因此論文作者認為應該投入研發、將上述步驟的回收過程以「技術經濟分析(TEA)」以及「生命週期評估(LCA)」等前瞻性工具加以優化,盡可能使高比率的金屬能被回收。
▋矽材回收的困境
除了高價值金屬,步驟3⃣中的矽也是問題的核心:矽元素是PV模組中成本最高的物質,質量占比也僅次於散裝材料(玻璃和鋁框架),檢視太陽能板的整體耗能、碳足跡與製造成本,矽的生產過程都佔了一半的比重,#因此矽材回收在經濟與環境面上都是達成循環經濟的關鍵,能回收更多高純度的矽,使之回流PV元件的製造,就能減少原料的開採、碳足跡,並降低成本。
問題是:目前的技術無法輕易分離出高純度的矽,只能得到純度98%的冶金級矽(Metallurgical Grade),不適合重新用於電子產品、半導體工業或新的太陽能電板。學者認為,回收並純化出可重新投入PV元件等級的高純度矽材,在技術上辦得到,但不符經濟效益,因為市場上原始矽晶(virgin silicon)充裕,加上現有回收設備的能耐有限,使回收出來的矽材在短期內恐怕只能應用於某些金屬合金(metal alloys)的製造。不過,考量矽材在PV產業中的關鍵角色,作者把矽的純化列為未來的研發重心,#從使用過的PV晶圓中提煉高純度的回收矽來建立太陽能產業的循環經濟,建議投資大量R&D,但報告中也承認此過程涉及的複雜度很高。
▋避開「完整」矽晶圓的回收
另外,儘管在實驗室裡能達到整塊矽晶圓(intact silicon wafer)的回收與再利用,但在現實中要達到大規模的高純度水平,仍存在許多障礙:整塊矽晶圓電池經常破裂,加上今天的矽晶圓電池越做越薄,九零年代以前規格是400μm,今天的厚度降到只有180μm,晶圓愈薄、破裂的風險愈高,因此矽工業對整塊回收的矽晶圓不感興趣,論文作者建議不要在該領域太過著墨。#根據業界的製程趨勢調整PV回收的研發走向,是報告提供的一項建議。
▋永續的初始設計
PV模組難以回收的另一個原因,來自工程師將產品設計的重心擺在效率和耐用上,付出的代價就是不利於拆卸與回收。為了提高市場競爭力,PV系統過去的設計宗旨都在追求最低的「發電均化成本(LCOE)」,只看生產電力的成本,但現在許多工業開始拋棄線性思維,考慮產品從源頭到終點的完整生命週期、其對環境的影響,及易於回收的程度。報告建議廠商該嘗試達到「搖籃到搖籃認證(C2C certification™)」或NSF/ANSI 457(光電元件的永續領導標準)等門檻,使消費者在選購PV模組時可以辨識產品的可回收級別。歐洲生態設計指令(European ecodesign directive)是EU制定的另一種強制業者走向循環設計的法規。
透過研究發現,若從太陽能的回收現況看來,再生能源雖然被稱為綠色能源,但其優勢來自於發電時的低碳排,「綠色」與永續性(sustainability)、可回收性(recyclability)以及循環經濟(circular economy)等概念 #不能畫上等號,要建立能源產業的循環與永續,綠能仍有一段長路要走。
順便推薦最近一本書《稀有金屬戰爭》,可以拿藝fun券去買。
▋參考資料:
https://reurl.cc/KkV01n
https://reurl.cc/V6yM6N
bulk半導體 在 More content - Facebook 的推薦與評價
【固態物理學特輯2/5】 半導體發光的原理(Light emission from semiconductor) 有 ... 半導體發光#能隙#摻雜#Doping #塊材#Bulk #內層能階#外層能階#能帶#Band #價電 ... ... <看更多>
bulk半導體 在 More content - Facebook 的推薦與評價
【固態物理學特輯2/5】 半導體發光的原理(Light emission from semiconductor) 有 ... 半導體發光#能隙#摻雜#Doping #塊材#Bulk #內層能階#外層能階#能帶#Band #價電 ... ... <看更多>