【CadenceLIVE搶先報 - 專題演講】
今年可說是半導體產業重要的一年,因為電子產品供需失衡、晶片短缺的情況,讓我們更體認到肩負半導體晶片開發的工作,對全世界來說有多麼重要,而如何協助全球經濟向前邁進,也是我們身為半導體產業一份子的使命!💪
一年一度的半導體盛會 - CadenceLIVE使用者大會,10月7日 (四) 將集結Cadence合作夥伴、業界專家、技術用戶及開發人員,精采呈現技術趨勢與創新應用演講。活動一開始將由執行長陳立武 (Lip-Bu Tan) 先生首先以『推動半導體產業的復興 (Fueling the Semiconductor Renaissance)』為主題,從站在變革的浪頭上看數據分析,分享大數據如何驅動並影響未來電子產業的發展,您千萬不能錯過!😎
詳見更多 CadenceLIVE搶先報👉👉https://community.cadence.com/cadence_blogs_8/b/spotlight-taiwan/posts/2021-cadencelive-taiwan---10-7
立即報名👉👉https://events.cadence.com/CadenceLIVETaiwan2021
「cadence工作」的推薦目錄:
- 關於cadence工作 在 Cadence Taiwan-益華電腦 Facebook 的精選貼文
- 關於cadence工作 在 台灣物聯網實驗室 IOT Labs Facebook 的最佳解答
- 關於cadence工作 在 Cadence Taiwan-益華電腦 Facebook 的最佳貼文
- 關於cadence工作 在 [徵才] Cadence誠徵Senior Software Engineer - 看板Tech_Job 的評價
- 關於cadence工作 在 [在Cadence工作是幸福的!] 看照片就知道 的評價
- 關於cadence工作 在 前進竹科 半導體 IC設計 EDA 武功灌頂| Cadence 台灣區總 ... 的評價
- 關於cadence工作 在 Cadence 益華的PE產品工程師是不是很操? - 科技業板 的評價
- 關於cadence工作 在 波士頓出差Cadence, Boston | Morris' Blog 的評價
cadence工作 在 台灣物聯網實驗室 IOT Labs Facebook 的最佳解答
摩爾定律的瓶頸,未來會靠「AI 設計晶片」突破
TO 精選觀點2021-08-26
【為什麼我們要挑選這篇文章】晶片尺寸逐漸逼近物理極限,市場皆在討論,摩爾定律是否走到極限。然而隨著 AI 晶片設計技術的發展,摩爾定律會交由 AI 來延續。但未來晶片設計工程師會失業嗎?還是工程師會與 AI 協作,推動晶片設計邁進人工智慧時代?(責任編輯:郭家宏)
AI 設計的晶片,性能十年內將提高 1,000 倍。
作為 Synopsys 執行長、晶片設計自動化的先驅之一,Aart de Geus 在 Hot Chips 在線晶片大會上表示,現在人工智慧設計的晶片,性能可能會在未來十年內提高 1,000 倍。
自 80 年代以來,自動化一直都是晶片設計的一部分。但現在,每兩年晶片性能翻一倍的「摩爾定律」似乎已經達到了瓶頸。要突破這個瓶頸,最好的辦法或許就是你我都熟知的:人工智慧。
一篇刊登在 Nature 上的文章指出,經過訓練的機器學習系統,在晶片設計上的表現超過人類。
不少晶片架構師都擔心自己的飯碗未來會被 AI 搶走。不過 De Geus 卻認為,晶片架構師不僅不會下崗,還會轉移到產業鏈的上遊,比現在負責更多任務。
Synopsys 從去年開始就使用 AI 來設計客戶的晶片,與人工設計的晶片相比有了相當大的改進。目前,三星也正在使用 Synopsys 的工具 DSO.ai 來設計 Exynos 晶片。而它的競爭對手 Cadence Design Systems 也在今年推出了自己的人工智慧晶片設計專案。
用 AI 設計晶片,有望打破摩爾定律的瓶頸
De Geus 在 1986 年創立了 Synopsys,一家電子設計自動化(EDA)軟體公司。憑借多年尖端半導體設計經驗,Synopsys 利用這個寶貴的資產制作了第一代 AI 晶片軟體 DSO.ai。
要超越摩爾定律,就要利用 AI 來解決複雜性、功耗和擴展要求,最終實現 1,000 倍性能的目標。
「機器學習出現在我們使用的每一種工具中,這個設計空間優化(DSO)的新工具的不同之處在於,它不適用於單個設計步驟,而是適用於整個設計流程。」
這就是 Synopsys 採用的自主晶片設計方法,從綜合方法進行晶片設計,而不僅僅是晶片布局。
晶片設計的一個早期步驟是 floor planning,其確定了晶片的尺寸、標準單元的排列形式、IO 單元及宏單元的位置、電源地網絡的分布等。
由於宏單元潛在配置數量巨大(約為 10^2500),規劃就會變得非常複雜,而且隨著邏輯電路設計的發展,還需要進行多次疊代。如果每次疊代都由人類工程師手動生成,就要耗時數天或數週。
但如果用 AI 設計晶片,它就能夠利用強化學習,優化晶片的功率、性能和面積大小。還能解決針對特定應用程式以及系統的所有維度的快速定制晶片:硬體(物理)、軟體(功能)、可製造性和架構(形式)。
隨著 AI 接管更多任務,以往負責設計少量電晶體的工程師,現在可能負責設計更大晶片中的 10 億個電晶體。
這樣就能夠在更短的時間內設計出更快的晶片,改變晶片的架構,將晶片性能提高 10 倍、100 倍甚至是 1,000 倍。
Google、NVIDIA 正在用 AI 設計晶片
與使用最先進設計工具的世界一流設計團隊相比,DSO.ai 能夠將功耗降低 25%,性能是當下最好的 AI 晶片設計工具的 5 倍。
而在未來的 AI 晶片設計時代,晶片能夠根據各個垂直行業進行設計。
面對特定專案的差異化需求,DSO.ai 可以用來優化輸入參數以及晶片設計工作流程的選擇。
工程師可以使用 DSO.ai 進行更多設計流程中的參數輸入,例如微調庫單元以提供最佳頻率或最低功率,採用現有平面圖並盡量縮小晶片尺寸,確定多高的工作電壓會實現功耗與性能的最佳權衡等。
全球「缺晶片」,雖然說不少產業都受到影響,但人們也深刻認識到了晶片的重要性。晶片雖小,但卻是一個重要的基礎設施。
除了 Synopsys,Google、NVIDIA 也開始嘗試使用人工智慧技術設計晶片。Google 的 TPU(張量處理單元)晶片即將發布新版本,優化了人工智慧計算。目前 NVIDIA 也專注於使用 AI 技術生產更好的 GPU 和雲端運算 TPU 平台,以增強自身競爭力。
晶片設計的工程師不會失業。而人工及 AI 相結合的設計思路將會推動晶片設計邁進人工智慧時代。
附圖:人類設計的晶片平面圖(a)與機器學習系統生成的平面圖(b)
摩爾定律逐漸扁平,晶片設計重任落到了 AI 肩上。
在晶片設計的新時代,自動化大不相同。
晶片定制會更普遍
資料來源:https://buzzorange.com/techorange/2021/08/26/ai-sustain-moore-law/
cadence工作 在 Cadence Taiwan-益華電腦 Facebook 的最佳貼文
賀!!! 🎉Cadence 再度獲得最佳職場頭銜,名列亞洲最佳工作場所第10名! 這是繼台灣、中國、印度、韓國和新加坡接連榮獲殊榮後,再度獲得全球研究機構 Great Place to Work (GPTW) 的傑出認可之後的一年!👏
打造高績效文化、鼓勵創新,尊重多元並致力職場文化平等,以及落實社區關懷,一直是Cadence自豪的企業文化與價值核心,就是為了讓企業充滿活力,開發出前瞻的產品及創新的解決方案,對社會產生積極正面的影響。Cadence會再接再勵,持續打造最佳的友善幸福職場! 👏👏
#GPTW #BestWorkplace
2021 年亞洲最佳工作場所獲獎名單>>>https://www.greatplacetowork.com/asia-2021
cadence工作 在 [在Cadence工作是幸福的!] 看照片就知道 的推薦與評價
[在Cadence工作是幸福的!] 看照片就知道,不多解釋。 歡迎加入Cadence大家庭,一起成就高科技產業的進步與繁榮! #CadenceBestCompanytoWorkFor ... <看更多>
cadence工作 在 前進竹科 半導體 IC設計 EDA 武功灌頂| Cadence 台灣區總 ... 的推薦與評價
電子設計自動化大廠益華電腦 Cadence ,提供軟、硬體及半導體矽智財(IP) ... 經濟奇蹟在竹科17:44 你喜歡你的 工作 嗎18:30 Elena經理介紹 Cadence 19:04 ... ... <看更多>
cadence工作 在 [徵才] Cadence誠徵Senior Software Engineer - 看板Tech_Job 的推薦與評價
[公司名稱]
Cadence (益華電腦科技股份有限公司)
[工作地址]
新竹科學園區力行六路2號
[公司網址/簡介]
https://www.cadence.com/zh_TW/home.html
[徵才職位及待遇]
職稱: Sr. Software Engineer, Library Characterization Team
薪資:面議(年薪Base約台幣1.5M 另有bonus & 獎金)
[工作內容]
-Position Responsibilities:
‧ Full time in industry leading software development
‧ Involvement in local customer engagements in cooperation with global teams
‧ Develop new product features, including invention, design and
implementation of new algorithms to build industry leading products
-Desired Qualifications:
‧ Experiences in EDA/IC industry
‧ Experiences in library characterization, spice simulation, or transistor
level timing
‧ Effective communication skills, passion to drive a project and to win
customers
-Minimum Qualifications:
‧ Experience in development of EDA tools and one or more of transistor level
timing, power, noise, aging, reliability and EMIR analysis
‧ Hardcore C++ knowledge under Linux/Unix
‧ Effective and constructive communication, collaboration and delivery
skills
‧ Have a BS or higher degree in CS/EE/CE
-Nice to have:
‧ Experience in developing library characterization or circuit simulation
software
‧ High level understanding of SPICE simulation transistor models
‧ Experience with distributed programming, database design, and cloud APIs
for distributed computing
‧ Proficiency designing data structures, algorithms, and software
engineering principles
‧ Experience in developing Machine Learning technology and deploy it at
customers
[應徵方式]
請將履歷寄至[email protected]
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.137.103.247 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1645676285.A.712.html
... <看更多>