#物聯網IoT #人工智慧AI #現場可編程邏輯閘陣列FPGA #數位訊號處理器DSP #直接記憶體存取DMA #記憶體式運算IMC #科技部半導體射月計畫
【AI 演算法日新月異，晶片架構當然也要與時俱進！】
當人工智慧 (AI) 強勢來襲、而半導體已趨近物理極限，業界該如何因應？
回顧 2016 年以前，雲端在運算力與延遲性略勝一籌，直到 Inception-ResNet 出現，才讓在終端進行推論 (inference) 成為可行，只要 50ms 就可算完一幀 (frame) 圖檔。加之，不少人對雲端仍有隱私與網路環境的顧慮，隨著演算法的複雜度下降、準確度提升，有越來越多推論工作會從雲端移至終端。
在資料中心方面，傳統運作是由一台伺服器，經由網路向另一台伺服器完成資料庫詢問，而在其中建置 FPGA 具備以下好處：
●擁有豐富 I/O 且配置靈活，可直接從攝影機或網路抓取資料、中間不須繁重交換動作且能依目的將資料轉送出去；
●不需 CPU 參與，就能將所有資料庫放到 CDR (Clock and Data-Recovery，時脈資料回復) 做影像預處理或合成，能耗低、效率高；
●甚至有 AI 晶片商將 FPGA 重新編譯，藉以開發更具成本效益的專用晶片 (eASIC)，非常適合利基市場；
●若 AI 部分元素的 CPU 運算力不足，亦可將初步結果丟給 FPGA 接手處理。
然不可否認，擁有平行運算能力的 GPU 更適合用於「訓練」；不過，GPU 與 CPU、FPGA 或專用晶片並非壁壘分明的競爭、而是協作關係。另「多處理器」(Multi-processor) 運算為提升效率，晶片商會在既有架構上發展通訊方式，以便大幅拉升 GPU 卡片之間的通訊頻寬、加速數據訓練時間。再者，就是設法利用函式庫，以混合精度 (Mixed Precision) 極大化晶片的運算效能。
從半導體製程觀點來看，要將數位、類比 IC 和記憶體三種截然不同的製程整合成一個晶片，只得從「系統級封裝」(SiP) 著手；然而，若要兼顧效能、功耗和成本，更值得討論的是：怎麼將不同 CPU 架構集成在一個單晶片中。統整 AI 晶片設計有三大挑戰：處理器架構、記憶體效能與安全機制；以往演算法存在「大就是好」的謎思，但現在講究的是怎麼降低模型要求、又能維持一定的精準度。
延伸閱讀：
《AI 風起雲湧，新的晶片架構勢在必行！》
http://compotechasia.com/a/opportunity/2019/0726/42399.html
#國際半導體產業協會SEMI #聯發科技MediaTek #NeuroPilot #英特爾Intel #微軟Microsoft #OpenVINO #輝達NVIDIA #新思科技Synopsys
時脈資料回復cdr 在 電子工程學系電子研究所碩士班碩士論文 - 國立交通大學 的相關結果
路中，時脈與資料回復電路(CDR)在收發機裡扮演一個非常重要的角. 色，且此種收發機可以應用在許多的通訊系統裡，比如光纖通訊和平. 面顯示器介面等。 ... <看更多>