Search
#2021INSIDE未來日｜在回台創立富比庫以前，創辦人黃以建已在矽谷深耕產業近三十年，他認為亞洲市場在上下游供應鏈生態已是相當完整，然而在工程線上人力還是相當吃緊。
舉例來說，在電子產品在誕生前，都必須經過電子設計自動化作業流程（EDA）才能進入設計工作，過去傳統作法是人工操作，不但耗費時間又會有出錯問題。
但，富比庫所切入的技術將資料智慧化，並為工程師帶來更高的效率。究竟，他們是如何致力打造全球最大電子零件資料庫？
#富比庫 #供應鏈 #資料庫 #AIOT
---
👉現在就來索取免費線上直播票，今年全台最完整的 AIoT 論壇底加：https://lihi1.cc/Q2Pp6
#電子設計自動化EDA #機器學習ML
【SoC 開發不易！自帶機器學習的 EDA 來應援】
以機器學習 (ML) 為技術基礎的新型電子設計自動化 (EDA) 工具，讓用戶能更快速地達到客製化晶片設計的目標。相較於人工操作方式，結合暫存器傳輸級到簽核流程 (RTL-to-signoff)，可為高階晶片設計人員、電腦輔助設計團隊和矽智財開發者提升多達十倍的工程生產力，以及優化高達 20% 的功耗、效能與面積 (PPA)。工程師可同時快速優化多個模組的流程，並將這些知識用於下一個設計，這對於大型而複雜的系統單晶片 (SoC) 設計尤其重要。
演示影片：
《Cerebrus--INTELLIGENT CHIP EXPLORER》
https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/cerebrus-intelligent-chip-explorer.html?CMP=%20Digital_Cerebus_Media_Adban_09%2021_LP
#益華電腦Cadence #Cerebrus
P.S.《COMPOTECHAsia 電子與電腦》在 YouTube 也有專屬頻道哦！歡迎各位朋友訂閱＋開啟小鈴鐺。
https://www.youtube.com/user/compotechasia/videos
摩爾定律的瓶頸，未來會靠「AI 設計晶片」突破
TO 精選觀點2021-08-26
【為什麼我們要挑選這篇文章】晶片尺寸逐漸逼近物理極限，市場皆在討論，摩爾定律是否走到極限。然而隨著 AI 晶片設計技術的發展，摩爾定律會交由 AI 來延續。但未來晶片設計工程師會失業嗎？還是工程師會與 AI 協作，推動晶片設計邁進人工智慧時代？（責任編輯：郭家宏）
AI 設計的晶片，性能十年內將提高 1,000 倍。
作為 Synopsys 執行長、晶片設計自動化的先驅之一，Aart de Geus 在 Hot Chips 在線晶片大會上表示，現在人工智慧設計的晶片，性能可能會在未來十年內提高 1,000 倍。
自 80 年代以來，自動化一直都是晶片設計的一部分。但現在，每兩年晶片性能翻一倍的「摩爾定律」似乎已經達到了瓶頸。要突破這個瓶頸，最好的辦法或許就是你我都熟知的：人工智慧。
一篇刊登在 Nature 上的文章指出，經過訓練的機器學習系統，在晶片設計上的表現超過人類。
不少晶片架構師都擔心自己的飯碗未來會被 AI 搶走。不過 De Geus 卻認為，晶片架構師不僅不會下崗，還會轉移到產業鏈的上遊，比現在負責更多任務。
Synopsys 從去年開始就使用 AI 來設計客戶的晶片，與人工設計的晶片相比有了相當大的改進。目前，三星也正在使用 Synopsys 的工具 DSO.ai 來設計 Exynos 晶片。而它的競爭對手 Cadence Design Systems 也在今年推出了自己的人工智慧晶片設計專案。
用 AI 設計晶片，有望打破摩爾定律的瓶頸
De Geus 在 1986 年創立了 Synopsys，一家電子設計自動化（EDA）軟體公司。憑借多年尖端半導體設計經驗，Synopsys 利用這個寶貴的資產制作了第一代 AI 晶片軟體 DSO.ai。
要超越摩爾定律，就要利用 AI 來解決複雜性、功耗和擴展要求，最終實現 1,000 倍性能的目標。
「機器學習出現在我們使用的每一種工具中，這個設計空間優化（DSO）的新工具的不同之處在於，它不適用於單個設計步驟，而是適用於整個設計流程。」
這就是 Synopsys 採用的自主晶片設計方法，從綜合方法進行晶片設計，而不僅僅是晶片布局。
晶片設計的一個早期步驟是 floor planning，其確定了晶片的尺寸、標準單元的排列形式、IO 單元及宏單元的位置、電源地網絡的分布等。
由於宏單元潛在配置數量巨大（約為 10^2500），規劃就會變得非常複雜，而且隨著邏輯電路設計的發展，還需要進行多次疊代。如果每次疊代都由人類工程師手動生成，就要耗時數天或數週。
但如果用 AI 設計晶片，它就能夠利用強化學習，優化晶片的功率、性能和面積大小。還能解決針對特定應用程式以及系統的所有維度的快速定制晶片：硬體（物理）、軟體（功能）、可製造性和架構（形式）。
隨著 AI 接管更多任務，以往負責設計少量電晶體的工程師，現在可能負責設計更大晶片中的 10 億個電晶體。
這樣就能夠在更短的時間內設計出更快的晶片，改變晶片的架構，將晶片性能提高 10 倍、100 倍甚至是 1,000 倍。
Google、NVIDIA 正在用 AI 設計晶片
與使用最先進設計工具的世界一流設計團隊相比，DSO.ai 能夠將功耗降低 25%，性能是當下最好的 AI 晶片設計工具的 5 倍。
而在未來的 AI 晶片設計時代，晶片能夠根據各個垂直行業進行設計。
面對特定專案的差異化需求，DSO.ai 可以用來優化輸入參數以及晶片設計工作流程的選擇。
工程師可以使用 DSO.ai 進行更多設計流程中的參數輸入，例如微調庫單元以提供最佳頻率或最低功率，採用現有平面圖並盡量縮小晶片尺寸，確定多高的工作電壓會實現功耗與性能的最佳權衡等。
全球「缺晶片」，雖然說不少產業都受到影響，但人們也深刻認識到了晶片的重要性。晶片雖小，但卻是一個重要的基礎設施。
除了 Synopsys，Google、NVIDIA 也開始嘗試使用人工智慧技術設計晶片。Google 的 TPU（張量處理單元）晶片即將發布新版本，優化了人工智慧計算。目前 NVIDIA 也專注於使用 AI 技術生產更好的 GPU 和雲端運算 TPU 平台，以增強自身競爭力。
晶片設計的工程師不會失業。而人工及 AI 相結合的設計思路將會推動晶片設計邁進人工智慧時代。
附圖：人類設計的晶片平面圖（a）與機器學習系統生成的平面圖（b）
摩爾定律逐漸扁平，晶片設計重任落到了 AI 肩上。
在晶片設計的新時代，自動化大不相同。
晶片定制會更普遍
資料來源：https://buzzorange.com/techorange/2021/08/26/ai-sustain-moore-law/
看了一些文章，好像EDA的薪資普遍不好，除非有辦法進去Cadence 、Synopsys這種外商， ... 大家都不看好的測試工程師(ic)，在外商也是破百（第一年）. ... <看更多>
EDA 工具可以用戶幫助快速設計產品，並加速晶圓廠/封測廠設計並量產晶片。 模板商本身具有高門檻技術，因此該公司屬於人才智慧密集產業，而且 ... ... <看更多>
eda工程師 在 [請益] 各位EDA業界如何呢? - 看板Soft_Job 的推薦與評價
台灣EDA公司大約就是 Synopsys、Cadence、Mentor
這些外商，做的事情就是做一些IC設計用的CAD tool
先講薪資好了，就我看到的碩士畢業大概有85~90萬
年薪，加上獎金通常都會接近百萬，我自己年資超過
8年，也能超過150萬。
但是其實CS背景的人在這些公司裡面大概不到1/3
大多都是EE的人。
R&D主要的要求就是偏重Algorithm方面和C/C++的功力，
電機電子的部分到是可以靠其他人和做中學，我認為CS
很強的人基本上那些基本的電子觀念不是太大問題。
我問這問題的原因是因為最近公司換了HR，可是
找不到人補缺，我一直想說服主管用純CS的人，
可是來的CS人都讓人興趣缺缺
我一直想知道一個問題，頂尖的CS人味甚麼都不往EDA
跑呢，我一直以為這種薪水在SW業界算是不錯
但是來面試的CS人總是令人失望，
以前我在學校去資工上課，碰過很多高手，有ACM有得名的
也有像IN2那些知名人物，不過都只是點頭之交，
我進了公司從來沒看過類似的人才，甚至在我們公司只要
能夠融會貫通design pattern幾乎就被當神崇拜了，
所以想知道為甚麼CS的高手通常不會考慮EDA業界?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 198.182.56.5
※ 編輯: moonshade 來自: 198.182.56.5 (07/17 18:46)
※ 編輯: moonshade 來自: 198.182.56.5 (07/17 18:46)
※ 編輯: moonshade 來自: 198.182.56.5 (07/17 18:47)
※ 編輯: moonshade 來自: 198.182.56.5 (07/17 18:48)
※ 編輯: moonshade 來自: 198.182.56.5 (07/17 18:48)
... <看更多>
相關內容